堆叠式基板结构制造技术

本发明专利技术提出一种堆叠式基板结构，包含一基板单元、一第一框体、一导电体单元及一阻挡体单元。基板单元具有一第一基板及一第二基板，第一框体位于第一基板及第二基板之间，导电体单元具有多个第一导电体及多个第二导电体，多个第一导电体分别通过焊锡而达成连接第一基板及第一框体，多个第二导电体分别通过焊锡而达成连接第二基板及第一框体，第一导电体则电性连接第二导电体。阻挡体单元具有一第一阻挡体及一第二阻挡体，第一阻挡体围绕多个第一导电体的外围，第二阻挡体围绕多个第二导电体的外围，且第一阻挡体通过焊锡而密合于第一基板与第一框体之间，第二阻挡体通过焊锡而密合于第二基板与第一框体之间。

【技术实现步骤摘要】

本专利技术涉及一种基板结构，尤指一种用于印刷电路板的堆叠式基板结构。
技术介绍
随着电子消费产品的快速发展，各种根据消费者不同需求的电子产品也跟着不断地推陈出新。为了使一般电子产品的功能更加强大，并进一步吸引消费者购买欲望，电子产品将逐渐朝轻薄短小化发展，因而所使用的印刷电路板也就朝向高密度设计布局、堆栈多层结构、微缩尺寸、不断增加功能及薄板化来设计。所以如何在印刷电路板设计过程中充分考虑到电性连接的良好性，以及确保讯号完整，不会产生电路异常或讯号传送不良，已经成为现在印刷电路板的重点。请参考图1所示，第一基板11及第二基板12上设计布局出多个电子元件13，当第一基板11及第二基板12进行堆栈时，为防止第一基板11的电子元件13与第二基板12的电子元件13产生接触而造成电路短路，此时会在第一基板11及第二基板12之间设置一框体14，框体14的形状为中空形状，以使该第一基板11及第二基板12之间具有一容置空间，让第一基板11的电子元件13与第二基板12的电子元件13容置于其中。并且框体14上下分别具有多个焊垫15，第一基板11透过焊垫15、焊锡16及框体14而与第二基板12达成电性连接。在现有的的密合式遮罩(conformal shielding)技术中，将第一基板11与框体14结合及第二基板12与框体14结合且设置封装层后(未标示封装层)，为防止后续的导电层涂布工艺时，导电物质渗透进入第一基板11与框体14之间及第二基板12与框体14之间，因此会在第一基板11与框体14之间及第二基板12与框体14之间注入绝缘的胶体17，胶体17可为环氧树脂或热固性胶体等，以使胶体17封闭焊垫15的外围及第一、第二基板11、12与框体14之间的缝隙，而达到阻绝后续的导电层涂布工艺时导电物质与焊垫15接触。然而，由于注入胶体17的工艺，需`多花几道工艺步骤，不符合经济成本，且注胶过程中需掌控注胶的进行，过程不容易控制。因此，提出能简化工艺步骤及不用注胶的工艺，将能大幅提闻生广效率。
技术实现思路
本专利技术目的在于提供一种堆叠式基板结构，使用焊垫围设于基板与框体之间，来取代现有技术的胶体，如此一来即可不需另外进行注胶的工艺，可简化工艺步骤，增加生产的效率。本专利技术提出一种堆叠式基板结构，包含一基板单元、一第一框体、一导电体单元及一阻挡体单元。基板单元具有一第一基板及一第二基板，第一基板及第二基板分别具有多个电子元件，第一框体位于第一基板及第二基板之间。导电体单元具有多个第一导电体及多个第二导电体，第一导电体连接第一基板及第一框体，第二导电体连接第二基板及第一框体，第一导电体则电性连接第二导电体。阻挡体单元具有一第一阻挡体及一第二阻挡体，第一阻挡体围绕多个第一导电体的外围，第二阻挡体围绕多个第二导电体的外围，且第一阻挡体通过焊锡与第一导电体密合于第一基板与第一框体之间，第二阻挡体通过焊锡与第二导电体密合于第二基板与第一框体之间。本专利技术使用焊锡(如含有锡、银或铜之金属合金)并通过基板上第一导电体及第二导电体，与框体上的第一导电体及第二导电体，经SMT(表面组装技术)工艺电性连接而成。本专利技术另提出一种堆叠式基板结构，包含一第一基板、一第一框体、多个第一导电体及一第一阻挡体，第一基板具有多个电子元件，第一框体位于第一基板的一侧，多个第一导电体连接第一基板及第一框体，第一阻挡体围绕多个第一导电体的外围，且第一阻挡体通过焊锡而密合于第一基板与第一框体之间。本专利技术使用焊锡(如含有锡、银或铜之金属合金)并通过基板上第一导电体，与框体上的第一导电体，经SMT工艺电性连接而成。综上所述，本专利技术的堆叠式基板结构由于将阻挡体设置于基板及框体之间，可充分防止在后续的导电层涂布工艺中，导电物质渗透进入基板及框体之间，可减少电路短路或异常的情况发生。另外，阻挡体及导电体可于同一工艺中制作，以取代现有技术的胶体，因此可不需另外进行注胶的工艺，可简化工艺步骤，并能大幅提高生产效率。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本专利技术加以限制。附图说明图1为现有技术的堆叠式基板结构的剖面示意图。图2为本专利技术的堆叠式基板结构第一实施例的分解示意图。图3为本专利技术的堆叠式基板结构第一实施例的剖面示意图。图4A为本专利技术的堆叠式基板结构的印制焊锡于第二基板的第二导电体及第二阻挡体上的剖面示意图。图4B为本专利技术的堆叠式基板结构的组合第一框体及第二基板之后的剖面示意图。图4C为本专利技术的堆叠式基板结构的印制焊锡于第一框体的第一导电体及第一阻挡体上的剖面示意图。图4D 为本专利技术的堆叠式基板结构的组合第一框体及第一基板之后的剖面示意图。图5为本专利技术的堆叠式基板结构的增加封装层的剖面示意图。图6为本专利技术的堆叠式基板结构的增加电磁屏蔽单元的剖面示意图。图7为本专利技术的堆叠式基板结构第二实施例的分解示意图。图8为本专利技术的堆叠式基板结构第二实施例的剖面示意图。图9为本专利技术的堆叠式基板结构第三实施例的分解示意图。图10为本专利技术的堆叠式基板结构第三实施例的剖面示意图。其中，附图标记说明如下:I 堆叠式基板结构11 第一基板12第二基板13电子元件14框体15焊垫16焊锡17胶体2堆叠式基板结构20基板单元21第一基板22第二基板23第二基板24电子元件25第一框体26第二框体27导电体单元271第一导电体272第二导电体273第三导电体28阻挡体单元281第一阻挡体282第二阻挡体283第三阻挡体29焊锡30封装层40电磁屏蔽单元具体实施例方式请参考图2及图3所示，一种堆叠式基板结构2，其包含一基板单元20、一第一框体25、一导电体单元27及一阻挡体单元28。首先，基板单元20具有一第一基板21及一第二基板22，如图2(a)所示即为第一基板21，图2 (c)所示即为第二基板22，第一基板21位于第二基板22的上方，第一基板21及第二基板22上分别具有多个电子元件24，第一基板21及第二基板22可为印刷电路板。其中，可于第一基板21及第二基板22之间设置一第一框体25,如图2(b)所不即为第一框体25,也就是 说,第一基板21堆栈于第一框体25的上方,第二基板22设置于第一框体25的下方，而形成迭层的结构。在本实施例中，第一框体25可为方形的形状，然而第一框体25也可为多边形或圆弧形，第一框体25的形状并不加以限定。并且，第一框体25为中空的型态，因此第一基板21与第二基板22之间会经由第一框体25而架设出一容置空间，以容置第一基板21及第二基板22的电子元件24，且第一框体25可因实际需求而设计成使第一基板21及第二基板22电性连接。导电体单兀27具有多个第一导电体271及多个第二导电体272,多个第一导电体271位于第一基板21及第一框体25之间，多个第二导电体272位于第二基板22及第一框体25之间，因此,第一导电体271电性连接第一基板21及第一框体25,第二导电体272电性连接第二基板22及第一框体25。其中，第一基板21上的第一导电体271及第二基板上的第二导电体272分别以焊锡29 (含有锡、银或铜的金属合金)与第一框体25上下两侧的第一导电体271与第二导电体272,经SMT (表面组装技术)工艺电性连本文档来自技高网...

【技术保护点】
一种堆叠式基板结构，其特征在于，包含：一基板单元，具有一第一基板及一第二基板，该第一基板及该第二基板分别具有多个电子元件；一第一框体，位于该第一基板及该第二基板之间；一导电体单元，具有多个通过焊锡而达成连接该第一基板及该第一框体的第一导电体与多个通过焊锡而达成连接该第二基板及该第一框体的第二导电体，该多个第一导电体分别电性连接该多个第二导电体；以及一阻挡体单元，具有一围绕该多个第一导电体的第一阻挡体及一围绕该多个第二导电体的第二阻挡体，且该第一阻挡体通过焊锡而密合于该第一基板与该第一框体之间，该第二阻挡体通过焊锡而密合于该第二基板与该第一框体之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：郑宗荣，
申请(专利权)人：环旭电子股份有限公司，环鸿科技股份有限公司，
类型：发明
国别省市：