用于蚀刻有机硬掩膜的方法技术

一种在光刻工艺中蚀刻或者除去低介电常数膜上的有机硬掩膜的方法。该方法包括提供电介质膜，该电介质膜的上方具有待除去的有机硬掩膜，该电介质膜具有不大于约4.0的介电常数，在所述有机硬掩膜的上方引入可电离气体，该可电离气体包括氢气和氧化性气体的混合物，以及对该混合物施加能量以形成该混合物的等离子体。该方法还包括在所述有机硬掩膜的温度超过200℃时，用该等离子体接触所述有机硬掩膜以除去该有机硬掩膜而不实质性损害下面的衬底。

【技术实现步骤摘要】

本专利技术涉及用在半导体光刻制造系统中的清洁工艺，具体是涉及一种用于从低介电常数膜蚀刻或者去除诸如无定形碳或旋涂碳之类的有机硬掩膜的方法。
技术介绍
集成电路(IC)是通过光刻工艺在半导体晶片衬底上制造的。该光刻工艺能使所需电路的掩膜图案或者该图案的一部分通过选定波长的辐射能转移到衬底上的光刻胶膜。那些被吸收的空中图像(aerial image)部分，由于其能量超过了该光刻胶材料的光敏成分中的化学键的临界能量(threshold energy),从而在该光刻胶材料中形成了潜在的图像。该潜在的图像表明该部分光刻胶材料可在显影工艺中被除去(在正性光刻胶的情况下)或者可在显影之后被保留(在负性光刻胶的情况下)以在该光刻胶膜中形成三维的图案。在后续的处理中，所形成的光刻胶膜图案被用作蚀刻掩膜以从该光刻胶层的图案化的开口区域去除下面的衬底。镶嵌工艺技术(damascene processing techniques)经常被用在集成电路制造中，其涉及在电介质层中的沟槽和孔中形成镶嵌金属导体。使用硬掩膜层中的开口来蚀刻该电介质层的所需部分以形成所述沟槽和孔。该硬掩膜层中的开口是经由蚀刻穿过形成在上覆的光刻胶层中的开口而自身形成的。镶嵌工艺中的硬掩膜可由有机层制得，有机层为例如 α -碳(a -carbon)或者阿尔法-碳(alpha-carbon)。从248纳米波长的光刻发展到193纳米波长的光刻增加了掩膜集成(maskingintegration)的复杂性,常常需要在待蚀刻的层上沉积多层堆叠层(multilayer stack)。一个例子是三层堆叠层，其中SiON抗反射涂层(ARC)覆盖在无定形碳硬掩膜层上，传统的抗蚀剂能被旋涂于该抗反射涂层上并被处理。在该抗蚀剂被显影后，通过氟干蚀刻工艺将图案转移到SiON层上。该抗蚀剂被去除，连同采用基于氧气的蚀刻工艺以从所述SiON层中的开口去除所述硬掩膜层中的α-碳。然后通过电介质蚀刻工艺将该图案从所述α-碳硬掩膜转移到下面的电介质层，该电介质层在双镶嵌方法中被使用。在蚀刻该电介质层之后，在该晶片处理流程后端形成Cu或者其它金属互连物之前，需去除α -碳硬掩膜层。Sudijono等人的美国专利6，787，452公开了一种在光刻胶图案化工艺过程中控制关键尺寸的方法，该方法能被用于在双镶嵌结构(dual damascene structure)中形成孔和沟槽。通过等离子体增强化学气相沉积(PECVD)法将无定形碳ARC沉积到衬底上。该阿尔法-碳层提供了相对于氧化物的高的蚀刻选择性并且被公开为其能够通过使用氧气的等离子体灰化步骤被容易地去除。Ye等人的美国专利6，458，516公开了一种使用氢/氮基的等离子体去除聚合的、有机的掩膜层的方法。低介电常数(低-k)材料，即那些介电常数通常低于约2.7至3.0的材料，已在镶嵌工艺中被用作位于导电互连物之间的金属间和/或层间电介质，所述导电互连物被用于减少由于电容效应(cap acitive effects)所导致的信号传播的延迟。电介质材料的介电常数越低，该电介质的电容就越低，并且该集成电路的RC延迟就越小。通常，低_k电介质为具有一定数量的结合碳(incorporated carbon)的氧化娃基材料,通常被称为碳掺杂氧化物(CDO)。CDO的一个例子是商标为CORAL的碳掺杂氧化物，其来自于加利福尼亚州(California)的圣何塞(San Jose)的Novellus系统有限公司。已经发现高度氧化的环境通常不适合用于低_k材料上。当暴露在O2等离子体中时，氧气会清除或者去除该低_k材料中的碳。在许多这种材料中，例如CD0，碳的存在有助于提供低介电常数。因此，氧气在一定程度上从这些材料中除去了碳，这有效地提高了介电常数。随着用于制造集成电路的工艺朝越来越小的尺寸发展以及要求使用具有越来越低的介电常数的电介质材料，已经发现传统的等离子体去除条件(strip plasma conditions)是不合适的。因此，本
中存在发展一种替代工艺的需要，这种工艺要求能有效除去有机硬掩膜层，例如无定形碳，并且不会去除过多的低_k电介质材料或者不会实质性地改变低_k电介质材料的性质。
技术实现思路
根据本专利技术的一个方面，提供了一种在光刻工艺中从晶片衬底蚀刻和/或去除有机硬掩膜的改进的方法。根据本专利技术的另一个方面，提供了一种去除有机硬掩膜而不会损害下面的电介质层的方法。根据本专利技术的另一个方面，提供了一种去除有机硬掩膜层而不会损害下面的低-k电介质层的方法。根据本专利技术的另一个方面，提供了一种去除有机硬掩膜层而不会影响蚀刻到下面的电介质层中的关键尺寸特征的方法。上述的方面以及根据本专利技术的公开，对于本领域技术人员来说显而易见的方面能通过本专利技术公开的一种蚀刻或者去除有机硬掩膜(例如无定形碳有机硬掩膜)的方法来实现，该方法包括提供·在其上具有待去除的有机硬掩膜的衬底，在该衬底和有机硬掩膜上方引入包括氢气和氧化性气体的混合物的可电离的气体，以及向该混合物施加能量以形成该混合物的等离子体。然后，该方法包括用该等离子体接触该有机硬掩膜，其中该衬底和有机硬掩膜的温度超过200°c，以去除该有机硬掩膜的至少一部分并暴露该衬底而不实质性损害下面的衬底。优选地，该有机硬掩膜从下面的衬底上被完全去除。在另一个方面中，本专利技术涉及一种在光刻工艺中去除覆盖在低介电常数膜上的有机硬掩膜的方法，该方法包括提供在其上具有待去除的有机硬掩膜的电介质膜，该电介质膜具有不大于约4.0的介电常数，以及用包括已电离的氢气和氧化性气体的混合物的等离子体接触该有机硬掩膜，其中所述电介质膜和有机硬掩膜的温度超过200°C，以去除所述有机硬掩膜而不实质性影响下面的电介质膜。在进一步的方面中，本专利技术涉及一种在光刻工艺中蚀刻或者去除覆盖在低介电常数膜上的有机硬掩膜的方法，包括提供在其上具有待去除的有机硬掩膜的电介质膜，该电介质膜具有不超过约4.0的介电常数，在该有机硬掩膜上方引入包括氢气和氧化性气体的混合物的可电离的气体，以及向该混合物施加能量以形成该混合物的等离子体。该方法还包括用该等离子体接触该有机硬掩膜，其中该电介质膜和有机硬掩膜的温度超过200°C，以去除该有机硬掩膜而不实质性损害下面的衬底。所述有机硬掩膜可以是化学气相沉积的无定形碳，以及所述衬底可以是电介质膜，例如介电值小于约3.0的电介质膜，例如，碳掺杂氧化物电介质膜。所述有机硬掩膜可以是无定形碳，以及所述电介质膜可具有不大于约2.8的介电常数。所述氧化性气体可以由二氧化碳源提供。该气体混合物优选基本上不含有氮。在其它实施方式中，本专利技术包括具有电介质层的晶片，该电介质层包括多种电介质材料，该多种电介质材料包括位于覆盖电介质下方的堆积(bulk)低-k电介质，该覆盖电介质的k值高于该堆积低-k电介质的k值。在一些实施方式中，该堆积低_k电介质和该覆盖电介质都是低_k电介质。在其它的实施方式中，该堆积低_k电介质是低-k电介质，且该覆盖电介质不是低_k电介质。在其它实施方式中，所述多种电介质材料可包括不连续的堆积低_k电介质层和覆盖电介质层，或者所述多种电介质材料在所述堆积低_k电介质材料和所述覆盖电介质之间可具有连续的、分级的过渡本文档来自技高网...

【技术保护点】
一种蚀刻或者去除有机硬掩膜的方法，包括：提供包括暴露的低?k电介质的半导体晶片衬底，其中所述衬底包括位于覆盖电介质下方的堆积低?k电介质，该覆盖电介质具有的k值高于该堆积低?k电介质，并且该衬底上方具有待除去的有机硬掩膜；在所述衬底和有机硬掩膜的上方引入可电离气体，该可电离气体包括氢气和氧化性气体的混合物；对该混合物施加能量以形成该混合物的等离子体；以及用该等离子体接触所述有机硬掩膜以除去该有机硬掩膜的至少一部分而不损害下面的衬底表面或者所述暴露的低?k电介质。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：卫斯理·P·格拉夫，
申请(专利权)人：诺发系统公司，
类型：发明
国别省市：