本发明专利技术公开一种阵列基板及其制作方法以及显示装置，为解决现有阵列基板中TFT上方的钝化层与隔垫物相互摩擦形成按压亮点的问题而设计。所述阵列基板，包括：薄膜晶体管TFT、数据线、栅线以及覆盖在所述TFT、数据线以及栅线之上的钝化层，还包括第一导电结构以及与所述第一导电结构相连的第二导电结构；所述第一导电结构位于钝化层之上的所述TFT上方；所述第二导电结构位于钝化层之上的所述数据线和/或所述栅线上方。所述显示装置，包括上述的阵列基板。所述阵列基板及显示装置具有结构简单、巧妙，有效的克服了显示装置在敲击、按压状态下，隔垫物与TFT相对摩擦导致的按压亮点的问题、产品的性能得到了提升，产品良率高且制作方法简便。
【技术实现步骤摘要】
本专利技术电子显示领域，尤其涉及阵列基板及其制作方法以及由其制作的阵列基板与显示装置。
技术介绍
目前在大型的显示面板中，为了减少面板的形变，通常在两基板之间设置隔垫物，且通常为了避免隔垫物的错位，如在液晶面板中通常将彩膜基板侧的隔垫物与阵列基板侧的薄膜晶体管TFT (Thin Film Transistor)相抵触。如图1所示，隔垫物4在面板受到震动或敲击等外力时，隔垫物4与阵列基板中的钝化层3相互摩擦，产生静电荷(通常为正电荷)，从而形成电场，使得TFT的沟道内聚集电荷(通常为电子)从而源极2与漏极I导通。而在TFT的栅极处于低电压，TFT关闭时，源极2与漏极I之间应保持断开，若TFT的沟道内聚积了足够的电荷，将导致源极2与漏极I之间保持导通，进而漏极I向像素电极5继续供电，从而形成面板在黑色等画面下的按压形成不稳定的按压亮点，造成面板的显示不良。图2为按压亮点形成的等效原理图，其中虚线表示的为通过隔垫物与钝化层之间摩擦形成的导通源极S与漏极D之间的通路。当栅极G与源极S之间的电压小于门限电压，源极S与漏极D之间断开，而在本图中，源极S仍与漏极D导通，向电容Cst充电。
技术实现思路
(一)专利技术目的本专利技术旨在提供一种避免隔垫物与TFT之间摩擦导致形成按压亮点的阵列基板及其制作方法、阵列基板以·及显示装置。(二)技术方案为达上述目的，本专利技术阵列基板，包括:薄膜晶体管TFT、数据线、栅线以及覆盖在所述TFT、数据线以及栅线之上的钝化层，还包括第一导电结构以及与所述第一导电结构相连的第二导电结构；所述第一导电结构位于钝化层之上的所述TFT上方；所述第二导电结构位于钝化层之上的所述数据线和/或所述栅线上方。优选地，所述阵列基板还包括与所述第一导电结构以及所述第二导电结构均隔离设置的像素电极。优选地，所述第一导电结构以及所述第二导电结构均为与所述像素电极相同的导电材料。优选地，所述第一导电结构、第二导电结构以及所述像素电极均为ΙΤ0。为达上述目的本专利技术显示装置，，包括如上所述的阵列基板。进一步地，所述显示装置还包括与所述阵列基板相对设置的对置基板以及位于所述阵列基板与所述对置基板之间的隔垫物；至少部分所述隔垫物与第一导电结构相对设置。为达上述目的，本专利技术阵列基板的制作方法，包括:在基板上形成包括有薄膜晶体管TFT、数据线、栅线及钝化层的图形，还包括步骤S:在钝化层之上的所述TFT的上方制作第一导电结构的图形，以及在钝化层之上的所述数据线和/或栅线上方制作第二导电结构的图形，并使所述第一导电结构与所述第二导电结构相连。具体地,所述步骤S具体包括:步骤S1:在钝化层上沉积一层导电材料；步骤S2:通过构图工艺在位于所述TFT的上方的所述导电材料上形成第一导电结构的图形，以及位于所述数据线和/或栅线上方的所述导电材料上形成第二导电结构的图形。进一步地，在制作所述步骤S2的同时还在所述导电材料上形成像素电极的图形。其中，所述像素电极与所述第一导电结构以及所述第二导电结构均隔离设置。具体地，所述步骤SI中的导电材料为ΙΤ0。(三)本专利技术的有益效果本专利技术阵列基板及其制作方法以及显示装置，通过在传统的阵列中增加了第一导电结构以及与第一导电结构电相连的第二导电结构，使得隔垫物与阵列基板摩擦产生的电荷从第一导电结构与第 二导电结构形成的释放回路向外释放，从而避免了在TFT的沟道的相对位置形成静电场，导致沟道内聚集了足够的电荷，在TFT关闭时，仍能使TFT的源漏极导通产生亮点的不良。附图说明图1为现有的阵列基板与隔垫物接触的结构示意图；图2为按压売点广生的等效原理图；图3为本专利技术阵列基板局部侧视结构示意图；图4为本专利技术阵列基板形成的电荷网络释放网络结构示意图。具体实施例方式下面结合说明书附图以及实施例对本专利技术做进一步的说明。实施例一:为了克服现有技术中按压亮点的问题，本实施例提供一种阵列基板，包括TFT、数据线、栅线以及覆盖在所述TFT、数据线、栅线之上的钝化层，所述阵列基板还包括第一导电结构以及与所述第一导电结构相连的第二导电结构；所述第一导电结构位于所述钝化层之上的所述TFT上方；所述第二导电结构位于所述钝化层之上的所述数据线和/或所述栅线上方。所述阵列基板中的TFT排成TFT矩阵，所述第一导电结构至少分布在部分所述TFT上方的钝化层上；所述数据线以及所述栅线均为若干条且呈网状分布，所述第二导电结构至少分布在部分所述数据线和/或所述栅线上方的所述钝化层上。TFT薄膜晶体管包括栅极、源极以及漏极；栅极与栅线连接，源极与数据线连接，漏极与阵列基板中的像素电极连接；通过栅线是否向栅极供电开启或关闭TFT，通过数据线由TFT源极至漏极向像素电极充电，进而控制显示面板的显示。而在本实施例中TFT薄膜晶体管还包括第一导电结构与第二导电结构；第一导电结构可以及时的将TFT处的阵列基板与隔垫物摩擦产生的电荷通过第二导电结构释放掉，从而避免由于阵列基本拿与隔垫物之间的摩擦产生的电荷在TFT的沟道处形成静电场，使得沟道内聚集电荷，就而导致源漏极之间总是保持导通，而不再受到栅极的控制，形成按压亮点等不良现象。所述第二导电结构可以设置在栅线上方，也可以设置在数据线上方，还可既设置在栅线上方也同时设置在数据线上方，既满足了将隔垫物与阵列基板摩擦产生的电荷释放掉的目的，同时避免了对像素电极等结构的干扰。本实施例所述的阵列基板可以用于平行电场(IPS、FFS)模式、VA模式等各种显示模式的液晶面板，也可以应用于盒式结构的OLED显示面板中，具有应用范围广的优点。实施例二:如图3所示，本实施例阵列基板，包括TFT、数据线、栅线以及覆盖在所述TFT、数据线以及栅线上方的钝化层，所述阵列基板还包括第一导电结构16以及与所述第一导电结构16相连的第二导电结构；所述第一导电结构16位于钝化层13之上的所述TFT上方；所述第二导电结构位于钝化层13之上的所述数据线和/或所述栅线上。所述阵列基板还包括与所述第一导电结构16以及所述第二导电结构均隔离设置的像素电极15 ；所述第一导电结构16以及所述第二导电结构均为与所述像素电极15同材质的导电结构。 在本实施例中，第一导电结构与第二导电结构均与像素电极隔离设置，即第一导电结构、第二导电结构与像素电极之间直接或间接均不导通，这样避免了通过第一导电结构与第二导电结构释放的电荷进入像素电极，从而干扰该像素显示的问题。此外，所述第一导电结构16与所述第二导电结构均可以是任意的导体材料构成的导电结构，而在本实 施例中，将第一导电结构与第二导电结构均设置为与像素电极15采用相同的导电材料，具有取材简便的特点。通常所述像素电极为ITO Indium tin oxide氧化铟锡(透明导电薄膜)，在制作所述像素电极在整个像素或整个基板上沉积ΙΤ0，再通过刻蚀ITO留下有用部分，而本实施例中将第一导电结构、第二导电结构设置成与像素电极相同材质、相同结构的导电结构，很好的利用了废弃的ΙΤ0，既没有增加成本、也没有增加制作工艺，从而具有实现简便、经济效益佳的优点。实施例三:如图3所示，本实施例进一步具化了第一导电结构的分布位置，所述TFT从上至下至少包括以及源漏电极层；而源漏电极层又分为漏极11以及源极12 ;所述钝化层13位于所述源本文档来自技高网...
【技术保护点】
一种阵列基板，包括：薄膜晶体管TFT、数据线、栅线以及覆盖在所述TFT、数据线以及栅线之上的钝化层，其特征在于，还包括第一导电结构以及与所述第一导电结构相连的第二导电结构；所述第一导电结构位于钝化层之上的所述TFT上方；所述第二导电结构位于钝化层之上的所述数据线和/或所述栅线上方。
【技术特征摘要】
【专利技术属性】
技术研发人员：郤玉生，封宾，刘家荣，林鸿涛，王章涛，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。