布线基板制造技术

本发明专利技术的布线基板具有层叠体，该层叠体通过分别层叠一层以上的绝缘层和导体层而成，其中，该布线基板包括：多个连接端子，其形成为在层叠体上彼此分离，在与该多个连接端子和层叠体之间的抵接面相对的第1主表面外周形成有高度差；以及填充构件，其被填充在多个连接端子之间。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种布线基板，其形成有多个用于将半导体芯片连接于该布线基板的主表面的连接端子。
技术介绍
通常，在布线基板的主表面(表面)形成有用于与半导体芯片相连接的端子(以下，称为连接端子)。近年来，该连接端子向高密度化发展，使得所配置的连接端子之间的间隔(间距)变窄。因此，提出了采用将多个连接端子配置于阻焊剂的同一开口内的NSMD (无阻焊膜设计)的布线基板。 但是，在以较窄的间距将多个连接端子配置于同一开口内的情况下，存在有如下隐患:涂布于连接端子表面上的焊锡向相邻的连接端子流出而导致连接端子间短路(short)。于是，提出有如下布线基板:为了防止涂布于连接端子表面上的焊锡向相邻的连接端子流出而在各连接端子之间设有绝缘性的分隔壁(例如，参照专利文献I )。专利文献1:日本特开2009 - 212228号公报在此，在将焊锡涂布于连接端子的情况下，焊锡因表面张力而形成为球形(球形状)，但是在专利文献I所述的布线基板中，由于在连接端子的上表面和两侧面上涂布焊锡，因此涂布于各连接端子的焊锡的直径变大。因此，需要较宽地设定连接端子间的间隔，从而更加难以应对较窄的间距。另外，为了在专利文献I所述的布线基板中将焊锡涂布于连接端子的上表面和两侧面，连接端子的上表面和两侧面形成为暴露的状态。即，各连接端子形成为仅下表面粘接于基底的树脂的状态。但是，如上所述，由于连接端子之间的间距变窄，因此连接端子本身也变小。因此，如专利文献I所述的布线基板那样，在仅连接端子的下表面粘接于基底的树脂的状态下，存在无法获得充分的粘接强度而导致连接端子在制造工序中途脱落的可能。专利技术内容本专利技术就是为了应对上述情况而做成的，其目的在于提供一种能够防止连接端子之间的短路、并且能够应对连接端子之间的间距变窄的布线基板。为了达成上述目的，本专利技术涉及具有层叠体的布线基板，该层叠体通过分别层叠一层以上的绝缘层和导体层而成，其中，该布线基板包括:多个连接端子，其形成为在上述层叠体上彼此分离，在与该多个连接端子和上述层叠体之间的抵接面相对的第I主表面外周形成有高度差；以及填充构件，其被填充在上述多个连接端子之间。采用本专利技术，由于用填充构件填充连接端子之间，因此在布线基板与半导体芯片相连接时，能够防止填充在半导体芯片与布线基板之间的间隙内的底部填充剂、NCP(Non-Conductive Paste)、NCF (Non-Conductive Film)在连接端子之间产生空隙。因此，在进行回流焊时，能够防止焊锡从该空隙流出而导致连接端子之间短路。另外，由于连接端子的暴露面积变小，因此涂布于连接端子的焊锡的直径不会增大，能够使连接端子的间距变窄。另外，还能够防止当在连接端子的表面形成金属镀层时镀料向位于连接端子之间的层叠体表面析出而导致镀料滴下、连接端子的下表面侧的侧面被蚀刻亦即底切。而且，由于在与连接端子和层叠体之间的抵接面相对的第I主表面的外周形成有高度差，因此涂布于连接端子的焊锡的直径不会增大，能够进一步使连接端子的间距变窄。另外，在本专利技术的一技术方案的基础上，能够使上述填充构件与上述多个连接端子的各侧面的至少一部分相抵接。通过使填充构件与连接端子的各侧面的至少一部分相抵接，能够防止形成仅连接端子的下表面粘接于基底的树脂的状态。因此，能够提高连接端子的粘接强度，能够抑制连接端子在制造工序中途脱落的隐患。另外，在本专利技术的其他技术方案的基础上，上述多个连接端子的与上述填充构件之间的抵接面的至少一部分被粗糙化。通过使连接端子的与填充构件之间的抵接面的至少一部分粗糙化，提高了连接端子与填充构件之间的粘接强度。因此，能够提高连接端子的粘接强度，能够抑制连接端子在制造工序中途脱落的隐患。另外，在本专利技术的其他技术方案的基础上，上述填充构件作为阻焊剂发挥功能。通过使填充构件作为阻焊剂发挥功能，能够抑制因焊锡残留于填充构件上而导致连接端子之间短路。进而，在层叠体上具有用于暴露多个连接端子的开口，并且具有用于覆盖与连接端子相连接而形成的布线图案的阻焊剂层。通过以作为绝缘构件的阻焊剂层覆盖布线图案，能够防止布线图案发生短路。如以上所说明的那样，采用本专利技术，能够提供一种能够防止连接端子之间的短路、并且能够应对连接端子之间的间距变窄的布线基板。附图说明图1是第I实施方式的布线基板的俯视图(表面侧)。 图2是第I实施方式的布线基板的局部剖视图。图3是第I实施方式的布线基板的表面侧的连接端子的结构图。图4是第I实施方式的布线基板的制造工序图(芯基板工序)。图5是第I实施方式的布线基板的制造工序图(积层工序)。图6是第I实施方式的布线基板的制造工序图(积层工序)。图7是第I实施方式的布线基板的制造工序图(填充工序)。图8是第4填充方法的说明图。图9是第I实施方式的布线基板的制造工序图(阻焊剂层工序)。图10是第I实施方式的布线基板的制造工序图(镀层工序)。图11是第I实施方式的布线基板的制造工序图(最终工序)。图12是第2实施方式的布线基板的俯视图(表面侧)。图13是第2实施方式的布线基板的局部剖视图。图14是第2实施方式的布线基板的表面侧的连接端子的结构图。图15是第3实施方式的布线基板的俯视图(表面侧)。图16是第3实施方式的布线基板的局部剖视图。图17是第3实施方式的布线基板的表面侧的连接端子的结构图。图18是第3实施方式的布线基板的制造工序图(积层工序)。图19是第3实施方式的布线基板的制造工序图(凸镀层形成工序)。图20是第4实施方式的布线基板的俯视图(表面侧)。图21是第4实施方式的布线基板的局部剖视图。图22是第4实施方式的布线基板的表面侧的连接端子的结构图。图23是比较例的布线基板的表面侧的连接端子的结构图。图24是第4实施方式的变形例的布线基板的表面侧的连接端子的结构图。图25是第5实施方式的布线基板的俯视图(表面侧)。图26是第5实施方式的布线基板的局部剖视图。图27是第5实施方式的布线基板的表面侧的连接端子的结构图。图28是第6实施方式的布线基板的俯视图(表面侧)。图29是第 6实施方式的布线基板的局部剖视图。图30是第6实施方式的布线基板的表面侧的连接端子的结构图。图31是表示其他实施方式的布线基板的填充构件的上表面形状的图。具体实施例方式以下，参照附图详细地说明本专利技术的实施方式。另外，在以下的说明中，以在芯基板上形成积层的布线基板为例来说明本专利技术的实施方式，但是只要是上表面和侧面暴露的形成有多个连接端子的布线基板即可，例如，也可以是不具有芯基板的布线基板。(第I实施方式)图1是第I实施方式的布线基板100的俯视图(表面侧)。图2是图1的线段I 一I处的布线基板100的局部剖视图。图3是形成于布线基板100的表面侧的连接端子Tl的结构图。图3的(a)是连接端子Tl的上表面图。图3的(b)是图3的(a)的线段II 一 II处的剖视图。另外，在以下的说明中，将连接半导体芯片的一侧设为表面侧，将连接母板、插槽等(以下，称为母板等)的一侧设为背面侧。(布线基板100的结构)图1 图3所不的布线基板100包括:芯基板2 ;积层3 (表面侧),其形成有多个用于与半导体芯片(未图示)相连接的连接端子Tl，并层叠于芯基板2的表面侧；填充构件4，其层叠于积层3，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：伊藤达也，森圣二，林贵广，若园诚，西田智弘，
申请(专利权)人：日本特殊陶业株式会社，
类型：
国别省市：