具有边缘特征的可堆叠半导体芯片及其制作与处理方法技术

本发明专利技术揭示一种对三维半导体芯片封装以及对其个别芯片执行功能的方法。创建功能执行器与所述芯片上的边缘特征之间的操作关系。所述边缘特征为导电或导热垫、探针垫、熔丝、电阻器、电容器、电感器、光学发射器、光学接收器、测试垫、接合垫、触针、散热器、对准标记及/或度量衡特征。功能执行器为测试探针、激光器、编程装置、询问装置、加载装置及/或调谐装置。本发明专利技术还揭示一种具有边缘特征的芯片连同一种呈数种不同配置中的任一者的此些芯片的三维堆叠。本发明专利技术描述边缘特征的形成、具有初始边缘特征的裸片的单个化以及具有边缘特征的裸片的堆叠及处置。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体芯片，且更特定来说涉及可堆叠半导体芯片的制作及处理，所述可堆叠半导体芯片具有促进或提供对所述芯片上或所述芯片中的电路的接达的边缘特征。
技术介绍
现在正制造包括薄半导体芯片堆叠的三维半导体芯片封装。这些封装中的芯片通常含有控制器、存储器、传感器、模拟组件、处理器及专门通信组件以及微机电系统(MEMS)装置。由于这些相对密集集成封装的成本高，因此作为制作工艺的一部分的质量控制及测试愈加重要。例如测试、微调、接合及调谐的功能通常通过接达半导体芯片的主表面(通常为平面顶部表面)来实行。所述接达步骤可需要使(举例来说)探针与特征(例如所述表面上的垫或迹线)实际接触。此在内部芯片的主表面因已被集成为堆叠而不再可接达时变得复杂或不可能。
技术实现思路
根据本发 明的一方面，提供一种用于在无需接触或以其它方式对顶部表面特征进行寻址的情况下对半导体芯片执行一个或一个以上功能的方法，所述半导体芯片为半导体芯片堆叠的一部分。此通过在芯片边缘表面上提供一个或一个以上接达特征且在需要的情形下将所述边缘特征连接到所述芯片所承载的电路或组件而实现。这些边缘表面特征在芯片堆叠之后仍可接达。根据此方面，所执行的功能可由测试、更改、修复、编程、询问、加载及调谐以及将一个或一个以上导体接合成与所述芯片上的电路或组件的功能关系中的一者或一者以上组成。另外，所述边缘特征可由电导体、热导体、熔丝、电阻器、电容器、电感器、光学发射器、光学接收器、测试垫、接合垫、触针、散热装置中的一者或一者以上、这些装置中的多个装置及这些装置的组合组成。在此方面的变化形式中，所述信号管道可由例如迹线或通孔的电导体、热导体、光学导体中的一者或一者以上、这些装置中的多个装置及这些装置的组合组成。所述方法还可包括以下步骤:将含有待通过边缘特征处理的半导体芯片的堆叠定位于夹具上，其中所述边缘特征可通过功能执行器寻址；及此后激活所述功能执行器以对所述边缘特征进行寻址。如本文中所使用，“芯片”为具有顶部主表面及底部主表面以及一个或一个以上外围边缘表面的物理物件，此类边缘表面的实际数目由芯片几何形状确定。寻址及激活的功能可涉及功能执行器与边缘特征之间的实际物理接触但还可以非接触方式实行，特定来说在与外围边缘表面相关联的边缘特征为光学装置或者凹入或掩埋于对功能执行器的输出透明的材料的表面下方的情形。功能执行器可为测试探针、线接合器、激光器、程序员触点、微调器、数据传送触点及/或光学传输器或接收器中的一者或一者以上及/或这些元件中的多个元件或这些元件的组合。根据本专利技术的第二方面，提供可堆叠半导体芯片，其中所述芯片包括主表面且具有如上文所描述的与其相关联的一个或一个以上装置。此主表面虽然在制作构成半导体芯片的裸片时在单个化之前及之后为暴露的，但一旦将所述芯片集成为三维堆叠其将不再暴露。因此，所述裸片进一步具备边缘特征以及在所述边缘特征与所述主表面装置之间的信号管道，以使得可在上文所陈述的工艺中可使用所述边缘特征。本专利技术的此方面延伸到在堆叠式组合中接合在一起的多个芯片。根据本专利技术的第三方面，提供一种制作可堆叠半导体芯片的方法，其中所述制作工艺或方法产生可以通过在将所述芯片集成为三维堆叠之后接达边缘表面特征的各种方式中的任一者处理的芯片。如下文中详细描述，此工艺可涉及在具有在单个化之后变成边缘特征的物件的较大二维阵列中的分层集成电路的形成。在单个化步骤期间，掩埋式边缘特征为暴露的，因此即使将芯片组装成三维堆叠式芯片封装(此消除对所述堆叠中的主表面装置中的一些或所有主表面装置的接达)仍提供对在主制作工艺中集成到芯片中的电路或组件的接达。如本文中所使用，术语“芯片”与“裸片”为同义的。附图说明 本文中的说明参考所附图式，其中遍及数个视图相同参考编号指代相同部件，且其中:图1是体现本专利技术的一个或一个以上方面的装载于共用基础芯片上的一对堆叠式半导体芯片的透视图；图2是经固定以与测试探针对准的基础芯片上的堆叠式半导体芯片的替代布置的透视图；图3是体现本专利技术的一个或一个以上方面的又一半导体芯片堆叠的侧视图；图4是图解说明边缘表面特征的各种布置的半导体芯片的截面的部分侧视图；图5是在单个化后但在堆叠前的两个半导体芯片的平面图；图6是具有作为边缘特征的数个结构或垫的单个化裸片或芯片的平面图；图6A是图6的装置的侧视图；图7是图解说明用以利用呈接合垫形式的边缘特征的另一方式的另一芯片堆叠的侧视图；图8是展示用以对其执行功能的方式的另一芯片堆叠的侧视图；图9是彼此接触的两个单个化芯片的平面图；及图10是图9的装置的侧视图。具体实施例方式当将半导体芯片一起接合成堆叠时，堆叠中较低芯片的主表面被盖住。因此，对于例如测试或线接合或微调或调谐或配置改变、冗余、修复及/或编码或编程的功能不再可接达所述主表面上的或与所述主表面相关联的特征或装置。根据本专利技术的实施例，通过以使得便于与芯片或裸片的外围边缘中的一者或一者以上相关联的方式定位的特征来实行这些及其它功能。因此，根据本文中的教示制作的裸片或芯片包含一个或一个以上边缘特征，所述边缘特征促进或启用测试、布线、修复、重新配置、调谐或处理，而不管芯片或裸片已并入到三维堆叠中的事实。本文中还揭示用以测试、线接合或以其它方式处理堆叠式阵列中的芯片或裸片的边缘上的特征的系统及装置。本文中还描述一种对堆叠式半导体裸片中的组件或装置执行处理而不管使所述组件或装置相关联所借以的主表面对常规设备不再可接达的事实的方法。参考图1，其展示以并排关系接合到半导体基础芯片14的一对三维半导体芯片堆叠10、12。芯片堆叠10包括半导体芯片16、18及20，所述半导体芯片中的每一者均展现平面顶部主表面及底部主表面22以及外围边缘表面24。在此情形中，由于半导体芯片16、18、20本质上为矩形，因此其各自具有四个外围边缘表面24。所述外围边缘表面可取决于几何形状而从一个变化到任何数目个。芯片16、18、20通过主表面22之间的接合材料26而彼此粘附及粘附到基础芯片14。如下文中所描述，假设芯片16、18、20中的每一者承载与主表面22中的一者或两者相关联或暴露于主表面22中的一者或两者的装置或组件。如从对图1的观察显而易见，那些装置或组件中的一些装置或组件因三维堆叠而变得不可接达。芯片堆叠12包括也通过接合材料34彼此接合以及接合到基础芯片14的主表面的半导体芯片28、30及32。堆叠10、12中的每一者中的三个芯片的选择为任意的，这是因为所述数目可从两个变化到任何实际数目个，如半导体制作技术中的所属领域的技术人员将显而易见。芯片16展现边缘特征，在此情形中，所述边缘特征为图1中的距观察者最近的表面上的用于测试或线接合的接触垫36以及可更改边缘激光熔丝40。芯片16还具备如图1中所展示的用于线接合目的的在右手外围表面24上的接合垫42。展示测试电路44线接合到堆叠10的顶部芯片16上的垫36中的 一者。另外，展示熔丝40处于两种不同状态中:即，一些熔丝为断开的或开路的，而另一些熔丝保持完整。芯片18在其前外围边缘表面上具备焊垫或探针接触垫46以及激光可更改熔丝50，焊垫或探针接触垫46展示为被探针47接达时的情形，探针47为电路测试装置48的一部分。在图1中，基础芯片1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：凯莉·布鲁兰德，提摩西·R·韦伯，安迪·E·胡波，约翰·R·凯鲁瑟斯，
申请(专利权)人：电子科学工业有限公司，
类型：
国别省市：