无芯衬底处理中的电解沉积和通孔填充制造技术

描述包括无芯衬底的电子组件及其利用电解电镀的制造。一种方法包括：提供包括金属的核芯；以及在核芯上形成电介质材料。该方法还包括在电介质材料中形成通孔，通孔定位成曝露金属区域。该方法还包括执行在通孔中以及在金属区域上电解电镀金属的步骤，其中核芯在在通孔中电解电镀金属期间电耦合到电源，并将电流传输至金属区域。该方法还包括在在通孔中电解电镀金属之后去除金属核芯。还描述其它实施例并要求其它实施例的权利。

【技术实现步骤摘要】
【国外来华专利技术】无芯衬底处理中的电解沉积和通孔填充
技术介绍
可以在由诸如硅的材料制成的半导体晶圆上形成集成电路。对半导体晶圆进行处理以便形成各种电子器件。将晶圆切割成半导体芯片(芯片又称为管芯)，然后可利用各种已知方法将芯片附连到衬底。衬底通常设计成将管芯耦合到印刷电路板、插口或其它连接。衬底还可以执行一个或多个其它功能，包括但不限于保护、隔离、绝缘和/或热控制管芯。传统上，衬底由核芯形成，核芯由包括浸溃环氧树脂材料的玻璃织物层的层压多层结构组成。在该结构上形成接触焊盘和导电迹线以便将管芯电耦合至与封装衬底耦合的器件。已经开发了无芯衬底以便减小衬底的厚度。在无芯衬底中，通常提供可去除核芯层，在可去除核芯上堆积导电层和电介质层，然后去除核芯。无芯衬底通常包括多个通孔，在这些通孔中形成有层间电连接。在一种类型的管芯附连工艺中，通过利用称为C4 (可控塌陷芯片连接)工艺的方法，利用倒装芯片配置中的常规焊料凸块阵列将管芯安装到衬底上，其中，焊料凸块位于管芯和衬底之间。在C4工艺中，可以利用例如镂空掩膜印刷法将焊料放置在管芯的活性一侧上、衬底上或管芯和衬底上的焊盘上。然后，将焊料熔融并允许其流动，从而确保每个凸块完全浸润它下面的焊盘。接着，进行二次回流操作，并在管芯焊盘和衬底焊盘之间进行焊料连接。然后，使接合后的封装冷却以完成焊料凸块接点。也可以在封装和诸如母板的印刷电路板之间进行焊料凸块连接。可以在衬底上提供表面处理层。表面处理层通常起到在装配之前保护底层衬底电连接的作用。例如，如果衬底包括铜(Cu)连接，那么可以在铜上设置表面处理层。如果将器件焊接到衬底，那么表面处理层可以与焊料相互作用。或者，可以在焊接操作之前去除表面处理层。用于保护铜的典型表面处理层包括镍/钯/金(Ni/Pd/Au)层和有机可焊性保护层(0SP)。镍钯金表面处理层包括位于铜上的镍层，紧接是镍上的钯层，再紧接是钯上的金层。镍提供铜迁移屏障，并保护铜表面以免氧化。钯充当镍层的氧化屏障。金层起到在焊料接点形成期间提高浸润性的作用。OSP表面处理层通常包括水基有机化合物，它与铜选择性地键合以便形成起到保护铜以免氧化的作用的有机金属层。当使用无铅焊料来将管芯耦合到衬底时，通常使用包括锡、银和铜合金(SAC)的锡基焊料。表面处理层对于确保坚固、耐用的接点来说很重要。例如，如果表面处理层不足以保护铜，那么会发生氧化，并且氧化铜和无铅焊料之间的相互作用会导致形成不合适的接点。另外，取决于表面处理层中所用的材料，可能会发生不良反应而不利地影响接点的性倉泛。附图说明将参考附图举例描述实施例，附图不一定按比例绘制，并且其中: 图1(A)-1(U)示出根据某些实施例用于形成无芯衬底的处理操作的视 图2示出根据某些实施例用于形成无芯衬底的工艺操作的流程图； 图3示出根据某些实施例包括耦合到管芯和板的无芯衬底的组件的横截面图；图4示出可应用实施例的电子系统装置。具体实施例方式在制造无芯衬底期间用于填充通孔的常规方法利用无电解镀(electrolessplating)来形成Cu层以作为用于随后电解电镀的电镀母线(buss)。在无电解沉积层上图案化光刻胶层以定义导电迹线之后，在通过电解Cu电镀法电镀迹线的同时填充通孔。无电解Cu层(其延伸到衬底的边缘)在边缘之一处电耦合到电源，并充当电镀母线以便为电解沉积提供电流。用于在高密度焊盘上形成表面处理层(surface finish)的常规方法也利用无电解镀。在无电解镀中，不使用电流。通过电镀溶液中的化学物来还原金属离子，并在所有表面上沉积期望的金属。但是，随着通孔尺寸减小以及电介质层厚度增加(改变了通孔的高宽比)，在常规的无电解通孔填充期间会出现空隙和通孔凹穴形成，从而导致可靠性问题。另外，无电解镀一般以比电解电镀缓慢的速率进行。注意，电解沉积层是结晶性的，并且一般具有比无电解沉积层大得多的密度。并且，对于表面层形成和随后的焊料接点形成，已发现，无电解表面处理镀层具有磷诱导焊料接点质量问题、氧化和较差抗腐蚀性的缺陷。某些实施例涉及无芯衬底的形成，其中利用电解电镀工艺来填充通孔，而无需如同常规工艺中的第一无电解镀操作。电解电镀工艺利用穿过包含溶解金属离子的溶液的电流，离子附着到待沉积的带电金属表面。某些实施例利用这样一种方法，其中临时衬底核芯可以用作电镀母线，然后利用电解工艺来填充通孔。图UA)-UU)示出根据某些实施例用于形成无芯衬底的操作。如在图UA)中可见，提供临时衬底核芯10。核芯10可以由例如诸如铜的金属形成。图1(B)示出图案化的抗蚀剂层12的形成，其中具有曝露核芯10的开口 14。然后，可以在核芯10上于开口 14内沉积多个层，如图1(C)所示。可以在核芯上电解电镀第一铜层16。该铜层16可以在稍后的工艺中去除，从而可以在衬底的表面上形成凹穴。然后，可以在第一铜层16上电解电镀表面处理层18。表面处理层18的一个实例包括金、钯和镍的子层。接着，可以在表面处理层18上电解电镀第二铜层20。临时核芯10可以通过连接64连接到电源，并用作所有或一部分电镀母线以用于电解沉积。电镀母线是指用于将电流传输到待电镀区域的结构。在本文所描述的各种实施例的一个方面`，核芯在电解电镀操作期间充当电镀母线的至少一部分。接着，如在图1(D)中可见，去除图案化的抗蚀剂12。如图1(E)所示，在核芯10和电解电镀层16、18、20上方形成电介质层22。电介质层22可以利用堆积工艺由诸如聚合物的材料形成。合适材料的一个实例是可以从Ajinomoto Fine-Techno Company, Inc获得的称为Aginomoto Build-up Film (ABF)的聚合环氧膜。可以在电介质层22中形成通孔24，以便曝露第二铜层22，如图1(F)所示。通孔可以利用诸如激光钻孔的任何合适的技术来形成。通孔24可以利用电解沉积法用材料(例如，铜)填充以便形成填充通孔26。如图1(G)所示，临时核芯10可以通过连接64电耦合至电源。定义通孔的底表面是铜层20，铜层20通过层18和16电耦合至临时核芯10。通孔24可以用电解电镀到铜层20上的材料来填充。根据某些实施例，一旦填充了通孔24，便可在电介质层22的表面和填充通孔24表面上无电解沉积薄金属层30。可以形成并图案化光刻胶层(例如，干膜抗蚀剂)以便定义曝露将形成导电迹线的区域的开口。然后，可以进行电解沉积以便形成导电迹线30，如图1(H)所示。迹线30可以包括无电解沉积金属薄层和电解沉积金属较厚层。迹线的电解沉积可以利用耦合到电源以便提供电流以用于电解电镀的无电解沉积金属来进行(如上文第11段所描述)，或者可以利用耦合到电源的核芯10以便提供电流以用于电解电镀。然后，可以去除光刻胶层30，如图1(I)所示。还可以进行诸如利用例如称为CZ工艺的常规工艺的表面粗化和闪速蚀刻(flash etch)的操作以便去除底层无电解沉积金属。如图1(J)所示，可以沉积另一电介质层32 (例如，ABF)并形成通孔34。可以利用如上所述的电解电镀来填充通孔34以便形成填充通孔36，其中电连接包括穿过迹线层30、填充通孔24、电解沉积层20、18、16、以及在电镀操作期间通过连接64耦合到电源的临时核芯10形成本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：吴涛，NR瓦茨，
申请(专利权)人：英特尔公司，
类型：
国别省市：