抖动控制电路和具有该抖动控制电路的装置制造方法及图纸

一种抖动控制电路包括：伪随机数产生器，响应分频时钟信号产生伪随机数序列；抖动电路，通过使用伪随机数序列的至少一个输出位对输入数字码进行抖动处理并输出与抖动的结果对应的抖动数字码。抖动电路可输出与输入数字码和基于所述至少一个输出位的输入数字码之和或之差对应的数字码作为抖动数字码。抖动数字码可被输入到与分频时钟信号同步进行操作的累加器。

【技术实现步骤摘要】

本专利技术涉及集成电路装置，更具体地讲，涉及抖动控制电路和操作该抖动控制电路的方法。
技术介绍
各种类型的通信系统或信号处理系统包括用于产生时钟信号的锁相环(PLL)15PLL是产生具有与输入参考信号的相位相关的相位的输出信号的控制系统。通常，PLL包括相位比较器、低通滤波器(LPF)和压控振荡器(VC0)。相位比较器将输入参考信号的相位与从压控振荡器反馈回的反馈信号的相位进行比较，并产生与比较结果对应的相位误差信号。LPF从相位误差信号中去除高频分量，以产生控制电压。VCO产生具有基于控制电压控制的频率的反馈信号。
技术实现思路
根据本专利技术构思的实施例，提供了一种抖动控制电路，所述抖动控制电路包括:伪随机数产生器，配置为响应于时钟信号而产生伪随机数序列；抖动电路，通过使用伪随机数序列的至少一个输出位对输入数字码进行抖动，并输出与抖动的结果对应的抖动数字码。抖动电路输出与输入数字码和基于所述至少一个输出位的输入数字码之和或之差对应的数字码。根据本专利技术构思的另一实施例，一种伪随机数产生器包括:线性反馈移位寄存器，响应于时钟信号而产生伪随机数序列；位反转控制电路，在线性反馈移位寄存器的每个周期使所述至少一个输出位反转并输出。伪随机数产生器可包括:线性反馈移位寄存器(LFSR)，响应于分频时钟信号而产生伪随机数序列；位反转控制电路，当所述至少一个输出位是单个位时，位反转控制电路在线性反馈移位寄存器的每个周期使所述单个位反转并输出。位反转控制电路可包括:比较器，以位为单位将种子与LFSR的伪随机数序列进行比较，以产生比较信号；选择信号产生电路，响应于比较信号而输出选择信号；反相器，使单个位反转；选择电路，响应于选择信号而输出单个位或由反相器产生的反转的位作为输出位。根据本专利技术构思的另一实施例，提供了一种时钟信号产生电路，所述时钟信号产生电路包含:抖动控制电路，通过使用分频时钟信号对第一数字码进行抖动并输出抖动数字码；累加器，通过使用分频时钟信号对抖动数字码进行累加并输出溢出位；数控振荡器(DC0)，响应于第二数字码和溢出位产生具有调谐频率的DCO输出信号；分频器，对调谐频率进行分频并输出具有分频的频率的分频时钟信号。抖动控制 电路包括:伪随机数产生器，响应于分频时钟信号而产生伪随机数序列；抖动电路，通过使用伪随机数序列的至少一个输出位对第一数字码进行抖动并输出抖动数字码。抖动电路输出与第一数字码和基于所述至少一个输出位的第一数字码之差或之差对应的数字码作为抖动数字码。伪随机数产生器可包括:线性反馈移位寄存器(LFSR)，响应于时钟信号而产生伪随机数序列；位反转控制电路，在LFSR的每个周期使所述至少一个输出位反转并输出。分频器可为使用第一分频因子或第二分频因子对调谐频率进行分频并产生具有分频的频率的时钟信号的双模预分频器。根据本专利技术构思的另一实施例，提供了一种时钟信号产生电路，所述时钟信号产生电路包含:累加器，通过使用分频时钟信号对第一数字码进行累加并输出溢出位；伪随机数产生器，通过使用分频时钟信号产生伪随机数序列；数控振荡器(DC0)，基于伪随机数序列的至少一个输出位、第二数字码和溢出位产生具有调谐频率的DCO输出信号；分频器，对调谐频率进行分频并产生具有分频的频率的分频时钟信号。根据本专利技术构思的另一实施例，提供了一种信号处理装置，所述信号处理装置包含:信号处理电路，对信号进行处理；时钟信号产生电路，将数控振荡器输出信号提供给信号处理电路。所述时钟信号产生电路可包括:抖动控制电路，通过使用从响应分频时钟信号进行操作的伪随机数产生器输出的至少一个输出位对第一数字码进行抖动并输出抖动数字码；累加器，通过使用分频时钟信号对抖动数字码进行累加并输出溢出位；DC0，响应第二数字码和溢出位产生具有调谐频率的DCO输出信号；分频器，对调谐频率进行分频并输出具有分频的频率的分频时钟信号。根据本专利技术构思的另一方面，提供了一种信号处理装置，所述信号处理装置包括:信号处理电路，对信号进行处理；时钟信号产生电路，将数控振荡器输出信号提供给信号处理电路。时钟信号产生电路包括:累加器，通过使用分频时钟信号对第一数字码进行累加并输出溢出位；伪随机数产生器，通过使用分频时钟信号产生伪随机数序列；DC0，基于伪随机数序列的至少一个输出位、第二数字码和溢出位产生具有调谐频率的DCO输出信号；分频器，对调谐频率进行分 频并输出具有分频的频率的分频时钟信号。所述伪随机数产生器包括:LFSR，通过使用分频时钟信号产生伪随机数序列；位反转控制电路，在线性反馈移位寄存器的两个相邻周期期间等同地调节所述至少一个输出位的第一逻辑和第二逻辑的数量。根据本专利技术的另一实施例，提供了一种便携式装置，所述便携式装置包括:信号处理电路，对信号进行处理；显示模块，显示从信号处理电路输出的处理过的信号；时钟信号产生电路，将数控振荡器(DCO)输出信号提供给信号处理电路。时钟信号产生电路可包括:抖动控制电路，通过使用从响应分频时钟信号进行操作的伪随机数产生器输出的至少一个输出位对第一数字码进行抖动处理并输出抖动数字码；累加器，通过使用分频时钟信号对抖动数字码进行累加并输出溢出位；DC0，响应于第二数字码和溢出位产生具有调谐频率的DCO输出信号；分频器，对调谐频率进行分频并输出具有分频的频率的分频时钟信号。附图说明通过下面结合附图进行的详细描述，本专利技术构思的示例性实施例将被更清楚地理解，在附图中:图1是根据本专利技术构思的实施例的时钟信号产生电路的框图；图2是图1中示出的累加器的框图；图3是图1中示出的伪随机数产生器(PRNG)的框图；图4示出了图3中示出的线性反馈移位寄存器(LFSR)的实施例；图5示出了图3中示出的LFSR的另一实施例；图6是根据本专利技术构思的另一实施例的时钟信号产生电路的框图；图7是根据本专利技术构思的又一实施例的时钟信号产生电路的框图；图8是根据本专利技术构思的又一实施例的时钟信号产生电路的框图；图9是图1、图6或图7中示出的时钟信号产生电路的操作的流程图；图10是图8中示出的时钟信号产生电路的操作的流程图；图11是包括图1、图6、图7或图8中示出的时钟信号产生电路的锁相环(PLL)的框图；图12是根据本专利技术构思的实施例的包括图1、图6、图7或图8中示出的时钟信号产生电路的信号处理装置的框图；图13是根据本专利技术构思的另一实施例的包括图1、图6、图7或图8中示出的时钟信号产生电路的信号处理装置的框图；图14是根据本发 明构思的又一实施例的包括图1、图6、图7或图8中示出的时钟信号产生电路的信号处理装置的框图。具体实施例方式根据本专利技术构思的实施例的抖动控制电路可通过使用伪随机数产生器(PRNG)的至少一个输出位对输入数字码进行抖动。根据本专利技术构思的实施例的包括抖动控制电路的时钟信号产生电路可包括用于提高数控振荡器(DCO)的频率分辨率的累加器。在本专利技术构思的另一实施例中，时钟信号产生电路还可包括能够去除基于累加器的周期性操作而产生的伪态分量(spurious components)的PRNG。伪态分量是通信系统或信号处理系统中除了目标分量之外的不必要的频率分量的通用术语。在本专利技术构思的另一实施例中，时钟信号产生电路还可以包括分频器或双模预分频器，所述分频器或双模本文档来自技高网...

【技术保护点】
一种抖动控制电路，所述抖动控制电路包括：伪随机数产生器，被配置为响应于时钟信号产生伪随机数序列；和抖动电路，被配置为响应于伪随机数序列中的至少一个输出位对输入数字码进行抖动，并进一步配置为输出对应于抖动输入数字码的数字码。

【技术特征摘要】
2012.01.25 KR 10-2012-00071291.一种抖动控制电路，所述抖动控制电路包括: 伪随机数产生器，被配置为响应于时钟信号产生伪随机数序列；和抖动电路，被配置为响应于伪随机数序列中的至少一个输出位对输入数字码进行抖动，并进一步配置为输出对应于抖动输入数字码的数字码。2.根据权利要求1所述的抖动控制电路，其中，所述抖动电路输出作为输入数字码和抖动输入数字码之和或之差的数字码。3.根据权利要求1所述的抖动控制电路，其中，所述伪随机数产生器包括: 线性反馈移位寄存器，被配置为响应于时钟信号而产生伪随机数序列；和 位反转控制电路，在线性反馈移位寄存器的周期使所述至少一个输出位反转并输出。4.根据权利要求1所述的抖动控制电路，其中，所述伪随机数产生器包括: 线性反馈移位寄存器，被配置为响应时钟信号而产生伪随机数序列；和 位反转控制电路，当所述至少一个输出位是单个位时，位反转控制电路在线性反馈移位寄存器的周期使所述单个位反转并输出。5.一种时钟信号产生电路，所述时钟信号产生电路包括: 控制电路，被配置为通过使用时钟信号对第一数字码进行抖动来产生抖动数字码； 累加器，被配置为通过与时钟信号同步地对抖动数字码进行累加来输出溢出位； 数控振荡器，被配置为响应第二数字码和溢出位产生具有调谐频率的数控振荡器输出信号；和 分频器，被配置为对数控振荡器输出信号的调谐频率进行分频，并输出时钟信号。6.根据权利要求5所述的时钟信号产生电路，其中，所述控制电路包括: 伪随机数产生器，被配置为响应于时钟信号而产生伪随机数序列；和 抖动电路，配置为通过使用伪随机数序列中的至少一个输出位对第一数字码进行抖动来产生抖动数字码。7.根据权利要求6所述的时钟信号产生电路，其中，所述抖动电路输出与第一数字码和基于所述至少一个输出位的第一数字码之和或之差对应的数字码作为抖动数字码。8.根据权利要求6所述的时钟信号产生电路，其中，所述伪随机数产生器包括: 线性反馈移位寄存器，响应于分频时钟信号而产生伪随机数序列；和 位反转控制电路，在线性反馈移位寄存器的每个周期使所述至少一个输出位反转并输出。9.根据权利要求6所述的时钟信号产生电路，其中，所述抖动电路包括: 转换电路，被配置为响应于第一数字码和所述至少一个输出位而输出第一数字码或具有负号的第一数字码；和 运算单元，被配置为输出与第一数字码和从转换电路输出的输出数字码之和对应的抖动数字码。10.根据权利要求6所述的时钟信号产生电路，其中，所述抖动电路包括: 转换电路，被配置为响应于系数数字码和所述至少一个输出位而输出系数数字码或具有负号的系数数字码；和 运算电路，被配置为输出与第一数字码和从转换电路输出的输出数字码之和对应的抖动数字码。11.根据权利要求5所述的时钟信号产生电路，其中，所述分频器为使用第一分频因子或第二分频因子对调谐频率进行分频并产生具有分频的频率的时钟信号的双模预分频器。12.—种时钟信号产生电路，所述时钟信号产生电路包括: 累加器，通过使用分频时钟信号对第一数字码进行累加并输出溢出位； 伪随机数产生器，通过使用分频时钟信号产生伪随机数序列；...

【专利技术属性】
技术研发人员：洪宗泌，刘人龙，幸楠，朴宰琎，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：