用于三芯片封装的导线架制造技术

本实用新型专利技术涉及一种用于三芯片封装的导线架，包括至少一个导线支架组，所述导线支架组由多个导线支架纵向并列连接而成，所述导线支架包括三个间隔排列的第一芯片座、第二芯片座、第三芯片座，所述第一芯片座、第二芯片座、第三芯片座分别用于安装第一芯片、第二芯片、第三芯片。本实用新型专利技术设计了两个不同大小的第一芯片座与第二芯片座，适用不同尺寸大小的第一芯片、第二芯片的安装，满足了实用的需求,又在结构上进行优化,减少其引线数量,可降低封装造成的不良率,提高产品收率，具有结构简单、合理、性能稳定的优点。（*该技术在2023年保护过期，可自由使用*）

Lead frame for three chip package

The utility model relates to a wire rack three chip package, including at least one wire stent group, the wire stent group consists of a plurality of lead frame vertical parallel connection, the wire bracket comprises a first chip seat, second seat, third seat chip chip arranged in three intervals, the first chip seat, second seat, third seat chip chip are respectively used to install the first chip, second chip and third chip. The utility model is designed with two different sizes of the first chip and the second chip seat seat, a first chip, suitable for different sizes of second chip installation, to meet the practical needs, and optimize the structure, reduce the amount of lead, can reduce the package due to the yield, improve product yield, and has the advantages of simple and reasonable structure, stable performance.

【技术实现步骤摘要】

用于三芯片封装的导线架
本技术涉及一种导线架，尤其涉及一种用于16NS0P产品的三芯片封装的导线架。
技术介绍
关于半导体封装的导线架，其主要用作为芯片提供一个支撑位置并对芯片进行固定，同时用金线使芯片与导线架输出端之间连接成电路。目前，导线架几乎作为每个公司成本降低的项目，希望一条导线架上可承载尽可能多的产品，以达到节省之目的，但是现有16NS0P产品的键合金丝工艺中的工艺难度大，导致导线架的结构复杂、金线数量多，造成封装后的不良率高，产品收率低，性能不稳定，浪费了大量的生产成本。
技术实现思路
本技术克服了现有技术的不足，提供一种结构简单、产品收率高的用于三芯片封装的导线架。为达到上述目的，本技术采用的技术方案为:一种用于三芯片封装的导线架，包括至少一个导线支架组，所述导线支架组由多个导线支架纵向并列连接而成，所述导线支架包括三个间隔排列的第一芯片座、第二芯片座、第三芯片座，所述第一芯片座、第二芯片座、第三芯片座分别用于安装第一芯片、第二芯片、第三芯片。本技术一个较佳实施例中，用于三芯片封装的导线架进一步包括所述第一芯片座、所述第二芯片座、第三芯片座为横向间隔排列。本技术一个较佳实施例中，用于三芯片封装的导线架进一步包括所述第一芯片座、第二芯片座与第三芯片座的周围共排列有十五个引脚。本技术一个较佳实施例中，用于三芯片封装的导线架进一步包括所述第一芯片座、第二芯片座与第三芯片座的一侧设有八个引脚，另一侧设有七个引脚。本技术一个较佳实施例中，用于三芯片封装的导线架进一步包括所述第一芯片、第二芯片与第三芯片通过引线电性连接至所述引脚，相邻所述引线之间无交叉。本技术解决了
技术介绍
中存在的缺陷，本技术设计了两个不同大小的第一芯片座与第二芯片座，适用不同尺寸大小的第一芯片、第二芯片的安装，满足了实用的需求，又在结构上进行优化，减少其引线数量，可降低封装造成的不良率，提高产品收率，具有结构简单、合理、性能稳定的优点。附图说明以下结合附图和实 施例对本技术进一步说明。图1是本技术的优选实施例的导线支架的结构示意图；图2是本技术的优选实施例的结构示意图；图中:1、导线支架组，2、导线支架，3、第一芯片座，4、第二芯片座，5、第三芯片座，6、第一芯片，7、第二芯片，8、第三芯片，9、引脚，10、引线。具体实施方式现在结合附图和实施例对本技术作进一步详细的说明，这些附图均为简化的示意图，仅以示意方式说明本技术的基本结构，因此其仅显示与本技术有关的构成。如图1所示，一种用于三芯片封装的导线架，包括至少一个导线支架组1，所述导线支架组I由多个导线支架2纵向并列连接而成，所述导线支架2包括三个间隔排列的第一芯片座3、第二芯片座4、第三芯片座5，所述第一芯片座3、第二芯片座4、第三芯片座5分别用于安装第一芯片6、第二芯片7、第三芯片8，避免了短路现象的发生，同时减少了金线等材料的使用数量。本技术优选所述第一芯片座3、所述第二芯片座4、第三芯片座5为横向间隔排列。进一步的，所述第一芯片座3、第二芯片座4与第三芯片座5的周围共排列有十五个引脚。将第一芯片座3、第二芯片座4、第三芯片座5作为一个整体，优选在整体的一侧设有八个引脚9，另一侧设有七个引脚9。本技术优选所述第一芯片6、第二芯片I与第三芯片8通过引线10电性连接至所述引脚9，相邻所述引线10之间无交叉。如图2所示，为了使得导线架可以承载更多的芯片，大大降低企业的生产成本，将十四个导线支架组I组合在一起，每个导线支架组I有五个纵向并列连接的导线支架2，每个导线支架2上可以分别安装不同大小的第一芯片6、第二芯片7、第三芯片8。以上依据本实 用新型的理想实施例为启示，通过上述的说明内容，相关人员完全可以在不偏离本项技术技术思想的范围内，进行多样的变更以及修改。本项技术的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定技术性范围。本文档来自技高网...

【技术保护点】
一种用于三芯片封装的导线架，其特征在于：包括至少一个导线支架组，所述导线支架组由多个导线支架纵向并列连接而成，所述导线支架包括三个间隔排列的第一芯片座、第二芯片座、第三芯片座，所述第一芯片座、第二芯片座、第三芯片座分别用于安装第一芯片、第二芯片、第三芯片。

【技术特征摘要】
1.一种用于三芯片封装的导线架，其特征在于:包括至少一个导线支架组，所述导线支架组由多个导线支架纵向并列连接而成，所述导线支架包括三个间隔排列的第一芯片座、第二芯片座、第三芯片座，所述第一芯片座、第二芯片座、第三芯片座分别用于安装第一芯片、第二芯片、第三芯片。2.根据权利要求1所述的用于三芯片封装的导线架，其特征在于:所述第一芯片座、所述第二芯片座、第三芯片座为横向间隔排列。3.根据权利要...

【专利技术属性】
技术研发人员：金铉东，
申请(专利权)人：正文电子苏州有限公司，
类型：实用新型
国别省市：