半导体装置制造方法及图纸

本发明专利技术公开了一种半导体装置及其驱动方法。该半导体装置包括：形成在衬底(11)上、具有沟道区域的半导体层叠层体(13)，在半导体层叠层体(13)上相互有间隔地形成的第一电极(16A)和第二电极(16B)，形成在第一电极(16A)和第二电极(16B)之间的第一栅电极(18A)，以及形成在第一栅电极(18A)和第二电极(16B)之间的第二栅电极(18B)。在半导体层叠层体(13)和第一栅电极(18A)之间形成有具有p型导电性的第一控制层(19A)。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，特别涉及一种用于功率控制的双向开关动作的半导体装置及其驱动方法。
技术介绍
近年来，利用了氮化镓(GaN)等的氮化物半导体的场效应晶体管(Field EffectTransistor:FET)作为功率开关装置，对它的研究开发工作非常火热。因为氮化镓能够与氮化铝、氮化铟形成各种各样的混晶，所以与砷化镓(GaAs)等砷系半导体一样，氮化物半导体能够形成异质结。结果是，能够将它应用到利用了异质结而制成的异质结场效应型晶体管(HFET)中。为确保出现故障时机器设备的安全，就强烈地要求如今在功率电子学领域中所使用的装置大部分是常关型(normally off)的。但是，氮化物半导体，即使不掺杂，在异质结界面也会由于自发极化、压电极化等而产生高浓度的载流子。因此，在使用氮化物半导体制造FET的情况下，容易成为耗尽型(常开型)，而难以得到增强型(常关型)特性(参考例如专利文献I)。已知以下几种结构是作为利用了氮化物半导体的常关型FET的结构，例如，单纯地使成为AlGaN/GaN异质结的障碍层的AlGaN层的膜厚或Al组分比减少的结构、在栅极部设置凹部来让阈值电压朝着本文档来自技高网...

【技术保护点】
一种半导体装置，其中：该半导体装置包括：半导体层叠层体，形成在衬底上、具有沟道区域且由氮化物半导体或由碳化硅形成的半导体构成，第一电极与第二电极，相互间有间隔地形成在所述半导体层叠层体上，第一栅电极与第二栅电极，该第一栅电极形成在所述第一电极与所述第二电极之间，该第二栅电极形成在该第一栅电极和所述第二电极之间，形成在所述半导体层叠层体与所述第一栅电极之间、具有p型导电性的第一控制层，和形成在所述半导体层叠层体与所述第二栅电极之间、具有p型导电性的第二控制层；所述半导体层叠层体包括：按从下往上的顺序依次形成的第一半导体层、带隙比该第一半导体层大的第二半导体层、以及蚀刻吸收层；所述蚀刻吸收层是所述...

【技术特征摘要】
2006.11.20 JP 2006-312502;2006.12.12 JP 2006-33401.一种半导体装置，其中: 该半导体装置包括: 半导体层叠层体，形成在衬底上、具有沟道区域且由氮化物半导体或由碳化硅形成的半导体构成， 第一电极与第二电极，相互间有间隔地形成在所述半导体层叠层体上， 第一栅电极与第二栅电极，该第一栅电极形成在所述第一电极与所述第二电极之间，该第二栅电极形成在该第一栅电极和所述第二电极之间， 形成在所述半导体层叠层体与所述第一栅电极之间、具有P型导电性的第一控制层，和 形成在所述半导体层叠层体与所述第二栅电极之间、具有P型导电性的第二控制层；所述半导体层叠层体包括:按从下往上的顺序依次形成的第一半导体层、带隙比该第一半导体层大的第二半导体层、以及蚀刻吸收层； 所述蚀刻吸收层是所述半导体层叠层体的最上层。2.根据权利要求1所述的半导体装置，其中: 该半导体装置具有:通过以所述第一电极的电位为基准将正电压施加在所述第一栅电极上，空穴便被注入所述沟道区域的动作模式。3.根据权利要求1所述的半导体装置，其中: 该半导体装置具有:由所述第一控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第一栅电极与所述第一电极之间的动作模式。4.根据权利要求1所述的半导体装置，其中: 所述第一栅电极的阈值电压和所述第二栅电极的阈值电压相互不同。5.根据权利要求3所述的半导体装置，其中: 该半导体装置具有:由所述第二控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第二栅电极与所述第二电极之间的动作模式。6.根据权利要求1所述的半导体装置，其中: 所述第一栅电极与所述第二栅电极之间的间隔比所述第一电极与所述第一栅电极之间的间隔大，且比所述第二电极与所述第二栅电极之间的间隔大。7.根据权利要求1所述的半导体装置，其中: 所述半导体元件的第二栅电极的阈值电压为O 3V ; 所述第二电极与所述第二栅电极电气短路。8.根据权利要求3所述的半导体装置，其中: 所述半导体层叠层体具有从所述衬底一侧开始依序叠层的第一半导体层与第二半导体层； 所述第二半导体层的带隙比所述第一半导体层的大； 所述沟道区域是所述第一半导体层和所述第二半导体层的界面区域。9.根据权利要求8所述的半导体装置，其中: 所述第一半导体层与所述第二半导体层含有氮化镓与氮化铝镓中的至少一种。10.一种半导体装置，其中: 该半导体装置包括:半导体层叠层体，形成在衬底上、具有沟道区域且由氮化物半导体或由碳化硅形成的半导体构成， 第一电极与第二电极，相互间有间隔地形成在所述半导体层叠层体上， 第一栅电极与第二栅电极，该第一栅电极形成在所述第一电极与所述第二电极之间，该第二栅电极形成在该第一栅电极和所述第二电极之间， 形成在所述半导体层叠层体与所述第一栅电极之间、具有P型导电性的第一控制层， 形成在所述半导体层叠层体与所述第二栅电极之间、具有P型导电性的第二控制层，和 高电阻层，该高电阻层形成在所述半导体层叠层体上所述第一控制层与所述第二控制层之间的区域，电阻比所述第一控制层与所述第二控制层高； 所述高电阻层由氧化镓构成。11.根据权利要求 ο所述的半导体装置，其中: 该半导体装置具有:通过以所述第一电极的电位为基准将正电压施加在所述第一栅电极上，空穴便被注入所述沟道区域的动作模式。12.根据权利要求10所述的半导体装置，其中: 该半导体装置具有:由所述第一控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第一栅电极与所述第一电极之间的动作模式。13.根据权利要求10所述的半导体装置，其中: 所述第一栅电极的阈值电压和所述第二栅电极的阈值电压相互不同。14.根据权利要求12所述的半导体装置，其中: 该半导体装置具有:由所述第二控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第二栅电极与所述第二电极之间的动作模式。15.根据权利要求10所述的半导体装置，其中: 所述第一栅电极与所述第二栅电极之间的间隔比所述第一电极与所述第一栅电极之间的间隔大，且比所述第二电极与所述第二栅电极之间的间隔大。16.根据权利要求10所述的半导体装置，其中: 所述半导体元件的第二栅电极的阈值电压为O 3V ; 所述第二电极与所述第二栅电极电气短路。17.根据权利要求12所述的半导体装置，其中: 所述半导体层叠层体具有从所述衬底一侧开始依序叠层的第一半导体层与第二半导体层； 所述第二半导体层的带隙比所述第一半导体层的大； 所述沟道区域是所述第一半导体层和所述第二半导体层的界面区域。18.根据权利要求17所述的半导体装置，其中: 所述第一半导体层与所述第二半导体层含有氮化镓与氮化铝镓中的至少一种。19.一种半导体装置，其中: 该半导体装置包括: 半导体层叠层体，形成在衬底上、具有沟道区域且由氮化物半导体或由碳化硅形成的半导体构成，第一电极与第二电极，相互间有间隔地形成在所述半导体层叠层体上， 第一栅电极与第二栅电极，该第一栅电极形成在所述第一电极与所述第二电极之间，该第二栅电极形成在该第一栅电极和所述第二电极之间， 形成在所述半导体层叠层体与所述第一栅电极之间、具有P型导电性的第一控制层， 形成在所述半导体层叠层体与所述第二栅电极之间、具有P型导电性的第二控制层，和 高电阻层，该高电阻层形成在所述半导体层叠层体上所述第一控制层与所述第二控制层之间的区域，电阻比所述第一控制层与所述第二控制层高； 所述高电阻层是含有硼的层。20.根据权利要求19所述的半导体装置，其中: 该半导体装置具有:通过以所述第一电极的电位为基准将正电压施加在所述第一栅电极上，空穴便被注入所述沟道区域的动作模式。21.根据权利要求19所述的半导体装置，其中: 该半导体装置具有:由所述第一控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第一栅电极与所述第一电极之间的动作模式。22.根据权利要求19所述的半导体装置，其中: 所述第一栅电极的阈值电压和所述第二栅电极的阈值电压相互不同。23.根据权利要求21所述的半导体装置，其中: 该半导体装置具有:由所述第二控制层与所述半导体层叠层体形成的pn结的内建电势以上的电压被施加在所述第二栅电极与所述第二电极之间的动作模式。24.根据权利要求19所述的半导体装置，其中: 所述第一栅电极与所述第二栅电极之间的间隔比所述第一电极与所述第一栅电极之间的间隔大，且比所述第二电极与所述第二栅电极之间的间隔大。25.根据权利要求19所述的半导体装置，其中: 所述半导体元件的第二栅电极的阈值电压为O 3V ; 所述第二电极与所述第二栅电极电气短路。26.根据权利要求21所述的半导体装置，其中: 所述半导体层叠层体具有从所述衬底一侧开始...

【专利技术属性】
技术研发人员：森田竜夫，柳原学，石田秀俊，上本康裕，上野弘明，田中毅，上田大助，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：