阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术提供一种阵列基板及其制作方法、显示装置，属于显示领域。其中，该阵列基板，包括驱动集成电路、布置在像素区域的多条金属走线以及分别连接所述驱动集成电路与每一金属走线的多条连接线，其中，每一连接线包括一主连接线和与所述主连接线对应的辅连接线，所述辅连接线与所述主连接线的一部分并联连接。通过本发明专利技术，能够使得各条连接线之间的电阻值差异变小，改善RC?delay现象，进而提高显示装置的显示效果。

【技术实现步骤摘要】

本专利技术涉及显示领域，特别是指一种阵列基板及其制作方法、显示装置。
技术介绍
现有液晶显示器中，栅扫描线一般是从上而下成行排列，数据线一般是从左到右成列排列。由于液晶显示器的驱动集成电路(IC)一般设计在屏幕的下方，这样对于连接驱动集成电路与每一行栅扫描线的连接线来说，连接线的宽度相同，长度不同，因此造成了不同连接线电阻的差异比较大，容易产生RC delay (电阻电容延迟)，导致栅极驱动信号的上升沿和下降沿都有一定的延时。如果栅极驱动信号的延时比较严重，那么当第η行栅扫描线的栅极驱动信号GATEl正处于下降沿时，第η+1行栅扫描线的栅极驱动信号GATE2已经开始上升。则第η行栅扫描线对应的各个TFT还没有全部关断，第η+1行栅扫描线上的各个TFT已经开启，数据驱动器开始向第η+1行栅扫描线上的各个TFT输出数据信号，造成与输出到第η行栅扫描线对应的各个TFT的数据信号发生混淆，影响画面显示。
技术实现思路
本专利技术要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够降低连接线间的电阻差异，改善RC delay现象，提高显示装置的显示效果。为解决上述技术问题，本专利技术的实施例提供技术方案如下:一方面，提供一种阵列基板，包括驱动集成电路、布置在像素区域的多条金属走线以及分别连接所述驱动集成电路与每一金属走线的多条连接线，其中，每一连接线包括一主连接线和与所述主连接线对应的辅连接线，所述辅连接线与所述主连接线的一部分并联连接。进一步地，上述方案中，所述主连接线与所述辅连接线位于不同层，且所述主连接线与所述辅连接线之间隔有绝缘层，所述主连接线与所述辅连接线通过过孔相连接。进一步地，上述方案中，所述阵列基板的扇形走线区包括有第一区域和第二区域，所述第一区域走线间的横向距离小于Ium,所述第二区域走线间的横向距离大于5um,其中，所述辅连接线位于所述第二区域中。进一步地,上述方案中，所述主连接线与对应辅连接线连接的两个过孔中,其中一个过孔设置在所述第二区域主连接线由斜向转为垂直走向的转折处，另一个过孔设置在像素的静电保护区域。进一步地，上述方案中，在所述驱动集成电路设置在阵列基板的下方时，所述连接线连接所述驱动集成电路和阵列基板上成行排列的栅扫描线，其中，所述主连接线为采用栅金属层制成，与其对应的辅连接线为采用源漏金属层制成。 进一步地，上述方案中，在所述驱动集成电路设置在阵列基板的侧边时，所述连接线连接所述驱动集成电路和阵列基板上成列排列的数据线，其中，所述主连接线为采用源漏金属层制成，与其对应的辅连接线为采用栅金属层制成。本专利技术实施例还提供了一种显示装置，包括如上所述的阵列基板。本专利技术实施例还提供了一种阵列基板的制作方法，所述阵列基板包括驱动集成电路、布置在像素区域的多条金属走线，其中，所述方法包括:通过构图工艺形成分别连接所述驱动集成电路与每一金属走线的多条连接线的图形，所述连接线的图形包括主连接线的图形和与所述主连接线对应的辅连接线的图形，所述辅连接线与所述主连接线的一部分并联连接。进一步地，上述方案中，在所述驱动集成电路设置在阵列基板的下方，所述连接线连接所述驱动集成电路和阵列基板上成行排列的栅扫描线时，所述方法包括:利用栅金属层形成栅扫描线和主连接线的图形；形成栅绝缘层，通过构图工艺在所述栅绝缘层上形成过孔图形；利用源漏金属 层形成数据线和辅连接线的图形，使得所述主连接线与所述辅连接线通过所述过孔相连接。进一步地，上述方案中，在所述驱动集成电路设置在阵列基板的侧边，所述连接线连接所述驱动集成电路和阵列基板上成列排列的数据线时，所述方法包括:利用栅金属层形成栅扫描线和辅连接线的图形；形成栅绝缘层，通过构图工艺在所述栅绝缘层上形成过孔图形；利用源漏金属层形成数据线和主连接线的图形，使得所述主连接线与所述辅连接线通过所述过孔相连接。本专利技术的实施例具有以下有益效果:上述方案中，连接驱动集成电路与每一金属走线的连接线包括一主连接线和与所述主连接线对应的辅连接线，所述辅连接线与所述主连接线的一部分并联连接，这样通过辅连接线能够改变各条连接线的电阻值，使得各条连接线之间的电阻值差异变小，改善RCdelay现象，进而提高显示装置的显示效果。附图说明图1为扇形走线区域中第一区域和第二区域的划分示意图；图2为本专利技术实施例连接主连接线和辅连接线的过孔的位置示意图；图3为本专利技术实施例在基板上利用栅金属层形成连接线的示意图；图4为本专利技术实施例形成栅绝缘层的示意图；图5为本专利技术实施例形成半导体层图形的示意图；图6为本专利技术实施例利用源漏金属层形成连接线的示意图；图7为本专利技术实施例形成钝化层的示意图；图8为本专利技术实施例形成透明导电层图形的示意图；图9为本专利技术实施例主连接线和辅连接线相互位置的截面示意图；图10为本专利技术实施例主连接线和辅连接线相互位置的平面示意图；图11为本专利技术实施例过孔的位置示意图；图12为现有技术阵列基板的走线示意图。附图标记I基板 2栅金属层 3栅绝缘层 4半导体层5源漏金属层 6钝化层 7透明导电层101,201主连接线 102、202辅连接线 103过孔具体实施例方式为使本专利技术的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本专利技术的实施例针对现有技术中不同连接线电阻的差异比较大，容易产生RCdelay，影响画面显示的问题，提供一种阵列基板及其制作方法、显示装置，能够降低连接线间的电阻差异，改善RC delay现象，提高显示装置的显示效果。本专利技术实施例的阵列基板，包括驱动集成电路、布置在像素区域的多条金属走线以及分别连接所述驱动集成电路与每一金属走线的多条长度不等的连接线，其中，每一连接线包括一主连接线和与所述主连接线对应的辅连接线，所述辅连接线与所述主连接线的一部分并联连接。其中，主连接线和辅连接线可以位于同一层，也可以位于不同层。作为本专利技术的一种优选实施方式，所述主连接线与所述辅连接线位于不同层，且所述主连接线与所述辅连接线之间隔有绝缘层，所述主连接线与所述辅连接线通过过孔相连接，这样可以不必在辅连接线与主连接线留出间距，减少连接线占用的空间。假设其中一 条连接线的电阻总值为R，主连接线的电阻值为R’，辅连接线的电阻值为R”，根据并联电路的电阻值计算公式:1/R= l/R’+1/R”，可以看出，通过调整辅连接线的电阻值能够调节连接线的电阻值。需要说明的是，根据电阻的计算公式R= PL/S，其中，P为金属走线的电阻率，S为金属走线的截面积，L为金属走线的长度。对于辅连接线而言，在使用材料确定截面积确定的情况下，辅连接线的电阻值主要受辅连接线长度的影响，因此通过调节辅连接线的长度可以调节连接线的电阻值。由于辅连接线与所述主连接线的一部分并联连接，通过辅连接线能够改变各条连接线的电阻值，使得各条连接线之间的电阻值差异变小，改善RC delay现象，进而提高显示装置的显示效果。优选地，各条连接线的电阻总值之间偏差小于或者等于0.1%。举例来说，假设参考连接线的电阻值为1Ω，当偏差为0.1%时，偏差电阻值仅为0.001 Ω。此时，各条连接线之间电阻值的偏差是很小的，在进行信号传输时，各条连接线上的信号衰减情况也会因此变得非常接近，能够极大改善RC delay本文档来自技高网...

【技术保护点】
一种阵列基板，包括驱动集成电路、布置在像素区域的多条金属走线以及分别连接所述驱动集成电路与每一金属走线的多条连接线，其特征在于，每一连接线包括一主连接线和与所述主连接线对应的辅连接线，所述辅连接线与所述主连接线的一部分并联连接。

【技术特征摘要】
1.一种阵列基板，包括驱动集成电路、布置在像素区域的多条金属走线以及分别连接所述驱动集成电路与每一金属走线的多条连接线，其特征在于，每一连接线包括一主连接线和与所述主连接线对应的辅连接线，所述辅连接线与所述主连接线的一部分并联连接。2.根据权利要求1所述的阵列基板，其特征在于，所述主连接线与所述辅连接线位于不同层，且所述主连接线与所述辅连接线之间隔有绝缘层，所述主连接线与所述辅连接线通过过孔相连接。3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板的扇形走线区包括有第一区域和第二区域，所述第一区域走线间的横向距离小于lum，所述第二区域走线间的横向距离大于5um，其中，所述辅连接线位于所述第二区域中。4.根据权利要求3所述的阵列基板，其特征在于，所述主连接线与对应辅连接线连接的两个过孔中，其中一个过孔设置在所述第二区域主连接线由斜向转为垂直走向的转折处，另一个过孔设置在像素的静电保护区域。5.根据权利要求3所述的阵列基板，其特征在于，在所述驱动集成电路设置在阵列基板的下方时，所述连接线连接所述驱动集成电路和阵列基板上成行排列的栅扫描线，其中，所述主连接线为采用栅金属层制成，与其对应的辅连接线为采用源漏金属层制成。6.根据权利要求3所述的阵列基板，其特征在于，在所述驱动集成电路设置在阵列基板的侧边时，所述连接线连接所述驱动集成电路和阵列基板上成列排列的数据线，其中，所述主连...

【专利技术属性】
技术研发人员：李凡，董向丹，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：