半导体失效分析结构及形成方法、检测失效时间的方法技术

一种半导体失效分析结构及其形成方法、检测失效时间的方法，其中所述半导体失效分析结构包括：半导体衬底，所述半导体衬底具有待测区、第一串联区和第二串联区；位于所述半导体衬底的待测金属层、第一金属层和第二金属层；位于层间介质层内的第一导电插塞使第一金属层、第二金属层和待测金属层串联；位于所述第一串联区的若干第一电阻金属层；位于所述第二串联区的若干第二电阻金属层；位于第一串联区层间介质层内的若干第二导电插塞；位于第二串联区层间介质层内的若干第三导电插塞；所述第一导电插塞、第二导电插塞、第三导电插塞将所述待测金属层、第一金属层、第二金属层、若干第一电阻金属层和若干第二电阻金属层依次串联。

【技术实现步骤摘要】

本专利技术涉及一种半导体制造工艺，尤其涉及一种半导体失效检测结构及形成方法、检测失效时间的方法。
技术介绍
大规模集成电路高复杂性与高集成度的发展要求使半导体器件必须拥有更高的可靠性。然而，目前影响半导体器件可靠性的原因很多，其中电迁移(Electro-Migration;简称:EM)现象是导致半导体器件失效的原因之一。具体地，电迁移会导致半导体器件内部的断路或短路，使器件的漏电量增加导致其失效。导致电迁移的原因是金属原子的移动，当金属互联线中的电流密度较大时，电子受到静电场的作用自阴极向阳极高速运动形成电子风，金属原子因受到电子风应力的作用也自阴极向阳极定向扩散，形成电迁移，形成空洞和凸起，造成半导体器件失效。为了监控半导体器件中的电迁移的状况，常用的工艺是在半导体器件中设置电迁移测试结构来监控电迁移对半导体器件的影响。现有的电迁移测试结构包括:半导体衬底；在半导体衬底上具有待测金属层和分离两块的第一金属层，所述待测金属层可以在第一金属层的上层或下层；待测金属层与第一金属层通过层间介质层隔离，所述层间介质层内具有穿透其厚度的待测导电插塞，其一端与待测金属层两端分别连接，另一端与分本文档来自技高网...

【技术保护点】
一种半导体失效分析结构，其特征在于，包括：半导体衬底，所述半导体衬底具有待测区、位于测试区两侧的第一串联区和第二串联区；覆盖所述半导体衬底的层间介质层；位于所述半导体衬底待测区的待测金属层；横跨待测区和第一串联区的第一金属层；横跨待测区和第二串联区的第二金属层；所述第一金属层和第二金属层相对待测金属层设置，且通过层间介质层电隔离；位于层间介质层内的第一导电插塞，所述第一导电插塞将第一金属层、第二金属层和待测金属层串联；位于所述第一串联区的若干第一电阻金属层；位于所述第二串联区的若干第二电阻金属层；位于第一串联区层间介质层内的若干第二导电插塞，所述第二导电插塞包括至少2个导电插塞；位于第二串联区...

【技术特征摘要】

【专利技术属性】
技术研发人员：陈芳，甘正浩，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：