测试结构及其形成方法、冲洗工艺的冲洗时间判定方法技术

一种测试结构，包括：基底；位于所述基底表面的图案层，所述图案层中至少包括第一图形和第二图形，且至少第一图形或第二图形的面积大于2500平方微米，所述第一图形和第二图形之间的距离等于或小于对应的设计规则；位于所述图案层表面的检验层。同时，本发明专利技术的实施例还提供了上述测试结构的形成方法，以及采用上述测试结构，进行冲洗工艺的冲洗时间判定方法，提供上述方法可以找到合适的制造工艺的参数，提高半导体器件的良率，提高集成电路的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及。
技术介绍
目前的半导体制造技术通常采用一层以上的薄膜层(例如多层堆叠结构)以便赋予集成电路(IC)芯片更多的特性。通常，由于各层薄膜材料的特性(例如弹性、热膨胀等)和各层薄膜上图形的形状、大小和分布不同，会导致各层薄膜内部产生应力。并且制造工艺过程(例如升降温、高压水柱的冲击、机械压力和真空吸附等)中的外力也会影响晶圆表面各层薄膜中应力的分布。当晶圆表面各层薄膜中应力的分布不均匀时，或者对所述晶圆表面的各层薄膜施加不合适的外力时，晶圆局部会产生过大膜应力，这种过大的膜应力常常导致薄膜材料特性的严重退化，如局部晶圆表面出现裂缝，进而造成后续形成的半导体器件的良率下降，集成电路的性能受到影响。公开号为“CN1229913A”的中国专利，公开了一种“以高横向分辨率测定内部膜应力的方法和装置”，对晶圆表面各层薄膜内的应力进行了检测，但是此种方法是在应力产生后，对应力进行了检测，此应力可能来自于多个方面。通过此种检测方法并不能检测某一具体的制造工艺，例如冲洗工艺对晶圆产生的应力，从而在生产时进行合适的预防，防止所述具体的制造工艺对晶圆表面的各层薄膜产生较大的应力，防止各层薄膜出现裂缝，影响后续形成的半导体器件的良率。如何对具体制造工艺例如冲洗工艺对晶圆产生的应力进行检测，找到合适的制造工艺参数形成晶圆的各层薄膜，已成为亟需解决的问题。
技术实现思路
本专利技术解决的问题是提供一种，采用所述测试结构进行应力检测，可以找到合适的冲洗工艺参数，提高晶圆的良率和集成电路的性能。为解决上述问题，本专利技术提供了一种测试结构，包括:基底；位于所述基底表面的图案层，所述图案层中至少包括第一图形和第二图形，且至少第一图形或第二图形的面积大于2500平方微米，所述第一图形和第二图形之间的距离等于或小于对应的设计规则；位于所述图案层表面的检验层。可选地，所述第一图形的长边大于100微米，短边大于25微米；所述第二图形的长边大于100微米，短边大于25微米。可选地，当所述第一图形的长边大于100微米，短边大于25微米时，所述第二图形的面积小于I平方微米。可选地，所述图案层的材料为金属。可选地，所述检验层包括:覆盖所述图案层和基底的脆性膜层和位于所述脆性膜层表面的光刻胶层，所述脆性膜层的厚度至少为图案层的厚度的两倍。可选地，所述脆性膜层的材料为氮化硅、氮氧化硅或硅玻璃。可选地，所述硅玻璃内掺杂氟、磷或硼。可选地，所述光刻胶层内具有多个通孔。可选地，所述通孔位于图案层的图形上方。可选地，还包括:覆盖所述光刻胶层表面的有机的抗反射层；或者覆盖所述脆性膜层的有机或无机的抗反射层。一种测试结构的形成方法，包括:提供基底；形成位于所述基底表面的图案层，所述图案层中至少包括第一图形和第二图形，且至少第一图形或第二图形的面积大于2500平方微米，所述第一图形和第二图形之间的距离等于或小于对应的设计规则；形成位于所述图案层表面的检验层。可选地，所述图案层的形成工艺为刻蚀工艺、自对准工艺或机械刻化工艺。可选地，所述检验层的形成步骤包括:形成覆盖所述图案层和基底的脆性膜层，所述脆性膜层的厚度至少为图案层的厚度的两倍；形成覆盖所述脆性膜层表面的光刻胶层。可选地，还包括:通过曝光显影的方式在光刻胶层内形成通孔。可选地，所述通孔位于图案层的图形上方。可选地，还包括:在所述光刻胶层表面形成有机的抗反射层；或者在形成光刻胶层前，形成覆盖所述脆性膜层表面的有机或无机的抗反射层。可选地，还包括:在冲洗前对所述光刻胶层进行软烘烤。一种冲洗工艺的冲洗时间判定方法，其特征在于，包括:提供冲洗工艺设备和上述的测试结构；根据冲洗设备和待冲洗半导体器件获得最大冲洗流量；采用最大冲洗流量对所述测试结构进行冲洗，直至位于第一图形和第二图形之间的检验层产生裂缝，并获取产生所述裂缝所需要的第一时间；当对所述半导体器件进行冲洗时的流量为最大冲洗流量时，冲洗所述半导体器件的时间小于所述第一时间；当对所述半导体器件进行冲洗时的流量小于最大冲洗流量时，冲洗所述半导体器件的时间小于等于所述第一时间。可选地，所述执行冲洗工艺的设备包括:旋转装置，用于放置测试结构，并带动测试结构旋转；位于所述旋转装置上方的冲洗装置，所述冲洗装置用于对待冲洗的测试结构或半导体器件进行冲洗。可选地，还包括:通过所述第一时间，获得所述第一时间内旋转装置旋转的圈数。可选地，检测所述裂缝的方法为通过显微镜或者缺陷扫描的机器进行检测。与现有技术相比，本专利技术的实施例具有以下优点:本专利技术实施例的测试结构，基底表面具有图案层，所述图案层中图案的选择具有一定的要求，图案层中至少包括第一图形和第二图形，至少所述第一图形或第二图形的面积大于2500平方微米，所述第一图形和第二图形之间的距离等于或小于对应的设计规则，测试结构的检验层中与图案层中第一图形和第二图形之间区域相对应处容易产生应力，只需对测试结构的位于第一图形和第二图形之间的检验层进行检测即可。测试结构中的检验层包括覆盖所述图案层的脆性膜层和位于所述脆性膜层表面的光刻胶层，所述脆性膜层的厚度至少为图案层的厚度的两倍，应力通过所述脆性膜层传播后，更易在光刻胶层表面形成裂缝，利于后续对测试结构进行应力检测。测试结构的形成方法中，其形成工艺简单，形成的测试结构可以有效的检测冲洗工艺对测试结构的应力的影响。本专利技术实施例的冲洗工艺的冲洗时间判定方法，采用本专利技术实施例的测试结构，以最大冲洗流量的冲洗液对测试结构进行冲洗，然后获得测试结构第一图形和第二图形之间的检验层产生裂缝所需要的第一时间，根据所述第一时间判断该工艺参数下的冲洗工艺对测试结构的应力影响，同时调整合适的冲洗工艺参数。附图说明图1是现有技术的半导体器件的剖面结构示意图；图2是本专利技术实施例的测试结构的形成方法的流程示意图；图3-图5是本专利技术实施例的测试结构的形成过程的剖面结构示意图；图6-图7是本专利技术实施例的图案层的图形的俯视结构示意图。具体实施例方式正如
技术介绍
所述，现有技术仅对各层薄膜内的应力进行了检测，并未公开具体制造工艺，例如冲洗工艺对晶圆产生的应力进行检测的方法。请参考图1，专利技术人对冲洗工艺时容易出现裂缝的半导体器件进行了分析，分析后发现，晶圆100表面具有图案层101时，形成在图案层101表面的薄膜103容易在相邻两个图案(未标示)之间区域的上方出现裂缝，即冲洗工艺时，薄膜103与相邻两个图案之间区域相对应处产生的应力较大。经过研究，专利技术人发现，可以设计一种测试结构，该测试结构包括图案层，所述图案层中至少包括第一图形和第二图形，至少所述第一图形或第二图形的面积大于2500平方微米，所述第一图形和第二图形之间的距离等于或小于对应的设计规则，测试结构的检验层中与图案层中第一图形和第二图形之间区域相对应处容易产生应力，可以通过该测试结构检测冲洗工艺对晶圆应力影响，然后找到合适的冲洗工艺参数。相应的，本专利技术的实施例提供了一种测试结构及其形成方法、检测应力影响的方法。为了使本领域技术人员更好的理解本专利技术，下面结合附图以及具体实施例对本专利技术进行详细说明。请参考图2，本专利技术实施例的测试结构的形成方法，包括:步骤S201，提供基底；步骤S203，形成位于所述基底表面的图案层，所述图案层中至少包本文档来自技高网...

【技术保护点】
一种测试结构，其特征在于，包括：基底；位于所述基底表面的图案层，所述图案层中至少包括第一图形和第二图形，且至少第一图形或第二图形的面积大于2500平方微米，所述第一图形和第二图形之间的距离等于或小于对应的设计规则；位于所述图案层表面的检验层。

【技术特征摘要】

【专利技术属性】
技术研发人员：柳会雄，林爱梅，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：