本发明专利技术提供了一种具有改进排布方式的通孔阵列和具有该阵列的半导体器件。该通孔排布对在现有技术中的易于产生裂隙的通孔阵列进行了改进。至少一部分通孔排布被改动以提供减小的应力或减小的阵列尺寸。
【技术实现步骤摘要】
本专利技术涉及一种通孔阵列布局以及具有该通孔阵列的半导体器件。更具体地，涉及带有倾斜角度的通孔阵列布局。
技术介绍
通孔(Through Via)及其应用在半导体器件领域是公知的。例如，通孔延伸穿过衬底，并且由此常用于电连接半导体晶片中的不同层。在半导体领域中，常常需要在有限的面积中实现高密度的通孔连接。例如，位于半导体晶片上的芯片通常接合到焊盘。当需要将芯片连接到位于晶片的不同层的其他元件时，需要将焊盘连接到不同层。由于焊盘的面积是有限的，故此，往往需要在有限的面积内布置大量的通孔，以获得期望的导电性能。附图2示出了通孔的示例性结构。在附图2中，位于硅晶片200中的通孔包括电介质层201、阻挡层/粘接层202和填充金属203。对于现有的通孔存在的一个问题是，为了制造通孔，需要在晶片中填充各种材料，例如电介质、金属等。由于这些填充材料与晶片(例如硅)材料之间的材料性质差异，导致了在晶片200中累积了应力。该应力逐渐累积可能会造成裂隙X，如在附图1中通孔A3附近所示的。裂隙X会导致器件的故障，例如短路、断裂等。因此，在设计器件时需要考虑裂隙X的存在，这限制了各通孔之间的最小间距，导致了在有限的空间内布置的通孔的数目受到了限制。或者，需要更大的空间来布置通孔以给可能出现的裂隙留出足够的余量。这导致了导电性能的降低或者成本的增加。尽管以下本文将以具有(001)晶向的晶片进行了说明，然而，应当理解，上述情况发生在各种常见的晶片上。例如，本专利技术对于具有(110)、(100)晶向的晶片来说都是适用的。本专利技术提供了一种具有改进的排布的通孔阵列，并且由此提高了具有所述通孔阵列的半导体器件的性能。
技术实现思路
附图1示出了现有技术中的通孔的布置。在现有技术中，通孔阵列是规则排布的并且与晶片的晶向成一定的关系。如附图1所示，其中的晶片具有晶向，而这里的通孔排布是按晶向排布的。为了方便说明，在横轴为X轴和纵轴为I轴的坐标系内示出了上述排布。应当理解，此处可以以任意通孔的中心(或通孔上的任意点)作为原点。附图1中的通孔被布置成以X轴为行方向且以y轴为列方向的矩阵形式。如图所示，相邻两行之间具有第一间距dl，相邻两列之间具有第二间距d2。第一间距可以不同于第二间距。为了说明，在附图1中示例性地示出了三列通孔A、B、C，其中每一列的通孔以编号1、2、3相互区分，具有相同编号的通孔(例如A1、B1、C1)被视为是各列中相对应的通孔。具有相同字母行号的通孔被认为是各行中相应的通孔(例如A1、A2、A3)。尽管附图1中示出了 3 * 3的阵列的通孔。毫无疑问，这里仅仅是为了举例说明而给出的例子，本领域技术人员知道可以采用包含其他数目的通孔的阵列。有时，期望以工艺允许的最小距离d布置通孔，从而在有限的面积内布置尽可能多的通孔。如图1所示，最小距离(1将会出现在通孔42与六1、43、82、02之间，此时(11 =d2 = d。下文中所称的“连接两个通孔的直线”是指连接两个通孔的中心的直线。然而，上述术语也可以指连接两个通孔上的相应点的直线，在这种情况下，本专利技术仍然能够成立。例如，对于通孔B1、Al、Cl均取位于通孔圆周上的位置相同的点。根据上述及其问题，在本专利技术的一个实施例中，提供了一种具有改进的通孔分布的半导体器件，在具有第一晶向的硅晶片中以第二晶向布置所述通孔阵列，所述通孔阵列被布置为以第一方向为行方向和以第二方向为列方向的阵列状，其特征在于:改变所述通孔阵列中的至少一部分的排布，使得在保持所述通孔阵列的面积大体上不变的情况下增大该部分中的通孔之间的距离。在一个实施例中，在所述通孔阵列中，相邻的各行之间具有第一间距，以及相邻的各列之间具有第二间距。在一个实施例中，在所述部分中通孔被布置为，使得连接相邻两列中的相应通孔的直线与所述第一方向所成的角度大于10°小于等于45°。在一个实施例中，所述角度为大于等于30°至小于等于45°。在一个实施例中，所述通孔被布置为，使得所述角度对于一列中的各通孔彼此不同。在一个实施例中，其中在所述部分中通孔被布置为，通过将相邻两列中的相应通孔之间的距离减小到所述通孔之间的初始距离，从而使得相邻两列之间的间距小于第二间距。在一个实施例中，在所述部分中通孔被布置为，使得连接相邻两行中的相应通孔的直线与所述第二方向所成的角度为大于10°小于等于45°。在一个实施例中，所述角度为大于等于30°至小于等于45°。在一个实施例中，所述通孔被布置为，使得所述角度对于一行中的各通孔彼此不同。在一个实施例中，所述通孔被布置为，通过将相邻两行中的相应通孔之间的距离减小到所述通孔之间的初始距离，从而使得相邻两行之间的间距小于第一间距。在一个实施例中，所述通孔形成在所述衬底上的电介质层中，所述通孔内壁淀积有阻挡层，并且在通孔中填充有金属。在一个实施例中，所述通孔被布置为，使得连接相邻两行中的一行中的各通孔与另一行中的相应通孔的直线与所述第二方向所成的角度为大于0°小于等于45°。在一个实施例中，所述第一晶向是(001)晶向，所述第二晶向是(110)晶向。在一个实施例中，所述角度为45°。在一个实施例中，所述角度为45°。在一个实施例中，通过将通孔之间增大的距离减小到初始距离，从而使得在所述部分中相邻各行之间的距离小于第一间距以及相邻各列之间的距离小于第二间距。在一个实施例中，第一间距等于第二间距。根据以下描述，本专利技术的上述和其他方面将变得更加清楚。附图说明在此将描述本专利技术的优选实施例，请参考随附的图示。于本专利技术所附的图示中，相同的参考标号即表不相同的结构兀素。图1示出了现有技术的通孔阵列的示意图；图2示出了现有技术的通孔阵列的结构；图3A和3B示出了根据本专利技术的第一实施例的通孔阵列的布置；图4示出了示出了根据本专利技术的第二实施例的通孔阵列的布置；图5示出了示出了根据本专利技术的第三实施例的通孔阵列的布置；图6示出了根据本专利技术的一个实例的用于仿真的通孔阵列；以及图7示出了图6所示的通孔阵列的仿真结果。具体实施例方式在此将描述本专利技术的优选实施例，请参考随附的图示。于本专利技术所附的图示中，相同的参考标号即表不相同的结构兀素。第一实施例仍然参考具有(001)晶面的晶片进行说明。参考附图1，本领域技术人员将会理解，其示出的是在(001)晶片内以(110)晶向排列的通孔阵列。请参见附图3A，图中所示的示例性矩阵包括三列平行于y轴的通孔，其中改变该矩阵的至少一部分以增加相邻通孔之间的间距。如图所示，例如，使得通孔C2偏离了原先的位置。附图中虚线通孔描述了通孔C2原先所处的位置。此时，连接A、C两列中相应通孔(A2、C2)的直线与行(X轴)方向成一锐角Θ，在A、C两列间距保持不变的情况下，在改变C2位置之后，通孔A2、C2之间的距离变为d2’。根据直角三角形的斜边与直角边的关系，距离d2’大于初始间距d2。这样，可以看出，当通孔C2偏离了原先的位置时，通孔A2、C2之间的距离变大了。由于通孔A2、C2之间的距离d2’变得大于d2，因此二者之间的应力将会变小。这样，在通孔A2、C2之间产生裂隙的可能性降低了。另一方面，即使在A2和C2之间出现裂隙，由于二者距离增大，则裂隙导致整个半导体器件故障的概率降低了。此外，由于相邻通孔列A、C之间的距离仍本文档来自技高网...
【技术保护点】
一种具有改进的通孔分布的半导体器件，在具有第一晶向的硅晶片中以第二晶向布置所述通孔阵列，所述通孔阵列被布置为以第一方向为行方向和以第二方向为列方向的阵列状，其特征在于：改变所述通孔阵列中的至少一部分的排布，使得在保持所述通孔阵列的面积大体上不变的情况下增大该部分中的通孔之间的距离。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘煊杰，丁万春，魏琰，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。