电子束交错的束孔阵列制造技术

描述了适合于互补型电子束光刻(CEBL)的光刻装置和涉及互补型电子束光刻(CEBL)的方法。在示例中，用于电子束工具的阻断器孔阵列(BAA)包括沿着第一方向并且具有节距的第一列的开口。BAA还包括沿着第一方向并且与第一列的开口交错开的第二列的开口。第二列的开口具有所述节距。BAA的扫面方向沿着与第一方向正交的第二方向。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求享有于2014年6月13日提交的、申请号为62/012,211的美国临时申请的权益，其全部内容通过引用在此并入本文中。
本专利技术的实施例属于光刻的领域，并且具体而言，属于涉及互补型电子束光刻(CEBL)的光刻。
技术介绍
对于过去的几十年，集成电路中的特征缩放已经成为日益增长的半导体产业背后的驱动力。缩放到越来越小的特征实现了在半导体芯片的有限衬底面上的功能单元的密度增大。集成电路常常包括导电的微电子结构，在本领域中被称为过孔。过孔可以用于将过孔上方的金属线电连接到过孔下方的金属线。过孔典型地通过光刻工艺来形成。代表性地，光刻胶层可以被旋转涂覆在电介质层上方，光刻胶层可以通过经图案化的掩模暴露于经图案化的光化辐射，并且随后，暴露的层可以被显影，以便于在光刻胶层中形成开口。接下来，通过使用光刻胶层中的开口作为蚀刻掩模来在电介质层中蚀刻过孔的开口。该开口被称为过孔开口。最后，过孔开口可以被填充有一种或多种金属或者其它导电材料以形成过孔。在过去，过孔的尺寸和间距已经日益减小，并且期望在将来，对于至少一些类型的集成电路(例如，先进的微处理器、芯片组部件、图形芯片、等等)，过孔的尺寸和间距将继续日益减小。对过孔的尺寸的一种测量是过孔开口的临界尺寸。对过孔的间距的一种测量是过孔节距。过孔节距表示最接近的相邻过孔之间的中心到中心的距离。当通过这样的光刻工艺来图案化具有极小节距的极小过孔时，本身会出现一些挑战。一个这种挑战在于：过孔与上覆的金属线之间的交叠、以及过孔与下面的金属线之间的交叠通常需要被控制为大约四分之一的过孔节距的高容限。由于过孔节距随着时间日益变小，所以与光刻设备能够随着节距缩放的速率相比，交叠容限趋向于以大得多的速率随着节距缩放。另一个这种挑战在于：过孔开口的临界尺寸通常趋向于比光刻扫描仪的分辨能力缩放得更快。存在缩小技术来缩小过孔开口的临界尺寸。然而，缩小量趋向于由最小的过孔节距以及缩小工艺的能力限制以变得足够光学邻近效应修正(OPC)中性，并且未明显地折中解决线宽粗糙度(LWR)和/或临界尺寸均匀性(CDU)。然而，另一个这种挑战在于：光刻胶的LWR和/或CDU特性通常需要随着过孔开口的临界尺寸的减小而改进，以便于保持临界尺寸预算的相同的整体分数。然而，当前，大多数光刻胶的LWR和/或CDU特性并不如过孔开口的临界尺寸减小那样快速改进。其它的这种特征在于：极小的过孔节距通常趋向于低于极紫外(EUV)光刻扫描仪的分辨能力。因此，常常可能必须使用两个、三个、或者更多个不同的光刻掩模，这趋向于增加制造成本。在一些情况下，如果节距继续减小，那么即使利用多个掩模也不可能使用常规的扫描仪来针对这些极小节距印刷过孔开口。同样，与金属过孔相关联的金属线结构中的切口(例如，破裂)的制造面临类似的缩放问题。因此，在光刻处理技术和能力的领域中需要改进。附图说明图1A示出了形成在层间电介质(ILD)层上的硬掩模材料层在沉积之后但在图案化之前的起始结构的截面视图。图1B示出了在通过节距减半来将硬掩模层图案化之后的图1A的结构的截面视图。图2示出了基于间隔体的六倍图案化(SBSP)处理方案中的截面视图，该处理方案涉及按六的因数的节距划分。图3示出了基于间隔体的九倍图案化(SBNP)处理方案中的截面视图，该处理方案涉及按九的因数的节距划分。图4是电子束光刻装置的电子束列的截面示意性表示。图5是显示被光学扫描仪在平面网格畸变中(IPGD)建模的能力限制的光学扫描仪交叠的示意图。图6是根据本专利技术的实施例的使用动态对准(alignonthefly)方法来显示畸变的网格信息的示意图。图7提供了根据本专利技术的实施例的示出了待传送以便于在300mm的晶圆上以50％的密度将通常/常规的布局图案化(与以5％的密度的过孔图案化相比)的信息的样本计算。图8示出了根据本专利技术的实施例的用于过孔和切口开始/停止的简化设计规则位置的网格布局方法。图9示出了根据本专利技术的实施例的切口的可允许位置。图10示出了根据本专利技术的实施例的在线A和B之中的过孔布局。图11示出了根据本专利技术的实施例的在线A-E之中的切口布局。图12示出了根据本专利技术的实施例的晶圆，所述晶圆具有位于其上的多个管芯位置和表示单列的晶圆区域的上覆虚线框。图13示出了根据本专利技术的实施例的晶圆，所述晶圆具有位于其上的多个管芯位置和单列的上覆实际目标晶圆区域以及用于动态校正的增大的外围区域。图14显示了根据本专利技术的实施例的与原始目标区域(里面的浅粗虚线)相比的待印刷的区域(里面的深细虚线)上的几度晶圆旋转的效果。图15示出了根据本专利技术的实施例的如被表示为上覆先前的金属化层中的竖直金属线的水平金属线的平面视图。图16示出了根据本专利技术的实施例的如被表示为上覆先前的金属化层中的竖直金属线的水平金属线的平面视图，其中，不同宽度/节距的金属线在竖直方向上交叠。图17示出了如被表示为上覆先前的金属化层中的竖直金属线的常规金属线的平面视图。图18示出了当在孔下面对线进行扫描时，与待切割的或者具有放置在目标位置中的过孔的线(右侧)有关的BAA的孔(左侧)。图19示出了当在孔下面对线进行扫描时，与待切割的或者具有放置在目标位置中的过孔的两条线(右侧)有关的BAA的两个非交错的孔(左侧)。图20示出了根据本专利技术的实施例的当在孔下面对线进行扫描时(其中扫描方向由箭头示出)，与待切割的或者具有放置在目标位置中的过孔的多条线(右侧)有关的BAA的两列交错的孔(左侧)。图21A示出了根据本专利技术的实施例的与具有使用交错BAA进行图案化的切口(水平线中的间断)或过孔(填充框)的多条线(右侧)有关的BAA的两列交错孔(左侧)，其中，扫描方向由箭头示出。图21B示出了根据本专利技术的实施例的基于图21A中所示的类型的金属线布局的集成电路中的金属化层的叠置体的截面视图。图22示出了根据本专利技术的实施例的具有三个不同的交错阵列的布局的BAA的孔。图23示出了根据本专利技术的实施例的具有三个不同的交错阵列的布局的BAA的孔，其中，电子束仅覆盖所述阵列中的一个阵列。图24A包括根据本专利技术的实施例的具有用于使束移位的偏转器的电子束光刻装置的电子束列的截面示意图表示。图24B示出了根据本专利技术的实施例的针对具有节距#1、切口#1、节距#2、切口#2以及节距#N、切口#N的BAA2450的三个(或者多达n个)节距阵列。图24C示出了根据本专利技术的实施例的在电子束列上包含的放大狭缝。图25示出了根据本专利技术的实施例的具有三个不同节距的交错阵列的布局的BAA的孔，其中，电子束覆盖所有的阵列。图26示出了根据本专利技术的实施例的与具有使用BAA进行图案化的切口(水平线中的间断)或过孔(填充框)的多条大线(右侧)有关的BAA的三个束交错的孔阵列(左侧)，其中，扫描方向由箭头示出。图27示出了根据本专利技术的实施例的与具有使用BAA进行图案化的切口(水平线中的间断)或过孔(填充框)的多条中等尺寸的线(右侧)有关的BAA的三个束交错的孔阵列(左侧)，其中，扫描方向由箭头示出。图28示出了根据本专利技术的实施例的与具有使用BAA进行图案化的切口(水平线中的间断)或过孔(填充框)的多条小线(右侧)有关的BAA的三个束交错的孔阵列(左侧)，本文档来自技高网...

【技术保护点】
一种用于电子束工具的阻断器孔阵列(BAA)，所述BAA包括：第一列的开口，所述第一列的开口沿着第一方向并且具有节距；以及第二列的开口，所述第二列的开口沿着所述第一方向并且与所述第一列的开口交错开，所述第二列的开口具有所述节距，其中，所述BAA的扫描方向沿着与所述第一方向正交的第二方向。

【技术特征摘要】
【国外来华专利技术】2014.06.13 US 62/012,2111.一种用于电子束工具的阻断器孔阵列(BAA)，所述BAA包括：第一列的开口，所述第一列的开口沿着第一方向并且具有节距；以及第二列的开口，所述第二列的开口沿着所述第一方向并且与所述第一列的开口交错开，所述第二列的开口具有所述节距，其中，所述BAA的扫描方向沿着与所述第一方向正交的第二方向。2.根据权利要求1所述的BAA，其中，所述第一列的开口是沿着所述第一方向对准的第一单列的开口，并且所述第二列的开口是沿着所述第一方向对准的第二单列的开口。3.根据权利要求1所述的BAA，其中，所述第一列的开口的所述节距对应于针对与所述第二方向平行的取向而言的线的目标图案的节距的两倍。4.根据权利要求3所述的BAA，其中，所述线的目标图案的所述节距是所述线的目标图案的线宽的两倍。5.根据权利要求1所述的BAA，其中，当沿着所述第二方向进行扫描时，所述第一列的开口中的所述开口不与所述第二列的开口中的所述开口交叠。6.根据权利要求1所述的BAA，其中，当沿着所述第二方向进行扫描时，所述第一列的开口中的所述开口与所述第二列的开口中的所述开口略微交叠。7.根据权利要求1所述的BAA，其中，所述第一列的开口和所述第二列的开口是形成在硅的薄片中的第一列的孔和第二列的孔。8.根据权利要求7所述的BAA，其中，所述第一列的孔和所述第二列的孔中的一个或多个所述孔在其周围具有金属。9.根据权利要求1所述的BAA，其中，所述第一列的开口和所述第二列的开口共计总数为4096个形成在硅的薄片中的孔。10.一种形成半导体结构的图案的方法，所述方法包括：在衬底上方形成平行线的图案，所述平行线的图案具有节距；在电子束工具中对准所述衬底以提供与所述电子束工具的扫描方向平行的所述平行线的图案，其中，所述电子束工具包括阻断器孔阵列(BAA)，所述阻断器孔阵列(BAA)包括：沿着阵列方向的第一列的开口；以及沿着所述阵列方向并且与所述第一列的开口交错开的第二列的开口，所述第一列的开口具有节距并且所述第二列的开口具有所述节距，并且所述阵列方向与所述扫描方向正交，并且其中，所述第一列的开口的所述节距对应于所述平行线的图案的所述节距的两倍；以及在所述平行线的图案中或在所述平行线的图案上方形成切口或过孔的图案，以通过沿着所述扫描方向对所述衬底进行扫描来提供所述平行线的图案的线间断。11.根据权利要求10所述的方法，其中，形成所述平行线的图案包括使...

【专利技术属性】
技术研发人员：Y·A·波罗多维斯基，D·W·纳尔逊，M·C·菲利普斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US