【技术实现步骤摘要】
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、基于光电子效应的光电探测及成像器件，是基于所接收外部辐射引起的被照射半导体光电材料产生光电子信号，通过信号放大和处理获得探测信号或图像。这种光电探测及成像器件，在工业、汽车以及国民经济的各个领域有广泛用途。在近红外波段，这种光电探测及成像器件主要用于射线测量和探测、工业自动控制、光度计量等；在红外波段主要用于红外成像、红外遥感、红外导引等方面。
2、目前光电探测器的性能仍有待提高。
技术实现思路
1、本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，有利于进一步提高半导体结构的性能。
2、为解决上述问题，本专利技术实施例提供一种半导体结构，包括：衬底，衬底包括光电转换区；沟槽，位于光电转换区的衬底中；第一应力缓冲层，位于沟槽的底部,且所述第一应力缓冲层包括多层堆叠的子应力缓冲层；光电转换层，位于第一应力缓冲层的顶部，且第一应力缓冲层的晶格常数介于衬底的晶格常数与光电转换层的晶格常数之间；第二应力缓冲层，位于所述第一应力缓冲层和光电转换层之间，所述第二应力缓冲层的材料与所述光电转换层的材料相同。
3、相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供衬底，衬底包括光电转换区，光电转换区的衬底中形成有沟槽；在沟槽的底部形成第一应力缓冲层；在第一应力缓冲层的顶部形成光电转换层，第一应力缓冲层的晶格常数介于衬底的晶格常数与光电转换层的晶格常数
4、与现有技术相比，本专利技术实施例的技术方案具有以下优点：
5、本专利技术实施例提供一种半导体结构的形成方法，提供衬底，衬底包括光电转换区，光电转换区的衬底中形成有沟槽，在沟槽的底部形成第一应力缓冲层，在第一应力缓冲层的顶部形成光电转换层，第一应力缓冲层的晶格常数介于衬底的晶格常数与光电转换层的晶格常数之间；本专利技术实施例在沟槽的底部形成第一应力缓冲层，第一应力缓冲层的晶格常数介于衬底的晶格常数与光电转换层的晶格常数之间，使第一应力缓冲层的晶格常数与衬底的晶格常数的差值变小，相应的，也就使第一应力缓冲层与衬底之间产生的晶格失配应力变小，在后续形成光电转换层的过程中，降低了晶格失配应力对光电转换层生长质量的影响，使得光电转换区中的光电转换层形成质量得到提高，从而提高了光电转换区的响应速率和探测速率，进而提高了半导体结构的性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，沿所述子应力缓冲层的堆叠方向，任一子应力缓冲层的晶格常数介于其两侧的相邻衬底和另一子应力缓冲层的晶格常数之间，或者，介于其两侧的相邻子应力缓冲层的晶格常数之间。
3.如权利要求2所述的半导体结构，其特征在于，所述子应力缓冲层的材料均包括锗硅，且沿所述子应力缓冲层的堆叠方向，所述子应力缓冲层中锗的含量逐层递增。
4.如权利要求2或3所述的半导体结构，其特征在于，所述子应力缓冲层的层数为2层至3层。
5.如权利要求2或3所述的半导体结构，其特征在于，所述第一应力缓冲层包括两层堆叠的子应力缓冲层，分别为第一子应力缓冲层和位于所述第一子应力缓冲层顶部的第二子应力缓冲层，且所述第一子应力缓冲层的晶格常数介于所述衬底的晶格常数与所述第二子应力缓冲层的晶格常数之间。
6.如权利要求5所述的半导体结构，其特征在于，所述第一子应力缓冲层的材料包括锗硅；所述第二子应力缓冲层的材料包括锗硅，且所述第二子应力缓冲层中锗的含量高于所述第一子应力缓冲层中锗的含量；
7.如权利要求5所述的半导体结构，其特征在于，所述第一子应力缓冲层的厚度为1纳米至20纳米；
8.如权利要求1所述的半导体结构，其特征在于，所述第二应力缓冲层的厚度为1纳米至20纳米。
9.如权利要求1所述的半导体结构，其特征在于，所述第二应力缓冲层的材料包括锗。
10.如权利要求1～9中任一项所述的半导体结构，其特征在于，所述第一应力缓冲层的厚度为2纳米至40纳米。
11.如权利要求1～9中任一项所述的半导体结构，其特征在于，所述半导体结构为光电探测器。
12.如权利要求1～9中任一项所述的半导体结构，其特征在于，所述衬底材料包括硅，所述光电转换层的材料包括锗。
13.一种半导体结构的形成方法，其特征在于，包括：
14.如权利要求13所述的半导体结构的形成方法，其特征在于，在所述沟槽的底部形成第一应力缓冲层的步骤包括：在所述沟槽的底部形成多层堆叠的子应力缓冲层，沿所述子应力缓冲层的堆叠方向，任一子应力缓冲层的晶格常数介于其两侧的相邻衬底和另一子应力缓冲层的晶格常数之间，或者，介于其两侧的相邻子应力缓冲层的晶格常数之间。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述子应力缓冲层的材料均包括锗硅，且沿所述子应力缓冲层的堆叠方向，所述子应力缓冲层中锗的含量逐层递增。
16.如权利要求14或15所述的半导体结构的形成方法，其特征在于，所述子应力缓冲层的层数为2层至3层。
17.如权利要求14或15所述的半导体结构的形成方法，其特征在于，所述第一应力缓冲层包括两层堆叠的子应力缓冲层，分别为第一子应力缓冲层和位于所述第一子应力缓冲层顶部的第二子应力缓冲层，且所述第一子应力缓冲层的晶格常数介于所述衬底的晶格常数与所述第二子应力缓冲层的晶格常数之间。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第一子应力缓冲层的材料包括锗硅；所述第二子应力缓冲层的材料包括锗硅，且所述第二子应力缓冲层中锗的含量高于所述第一子应力缓冲层中锗的含量；
19.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述第一应力缓冲层的工艺包括外延工艺。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，采用外延工艺形成所述第一子应力缓冲层，形成所述第一子应力缓冲层的过程中，所述外延工艺的参数包括：工艺气体包括H2、N2、GeH4和SiH4中的一种或多种；工艺气体的流量为0.01sccm至500sccm；工艺压强范围为0.01torr至800torr；工艺温度为400℃至1000℃；工艺时间为1min至60min；
21.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述第一应力缓冲层之后，形成所述光电转换层之前，还包括：在所述第一应力缓冲层的顶部形成第二应力缓冲层，所述第二应力缓冲层的材料与所述光电转换层的材料相同。
22.如权利要求21所述的半导体结构的形成方法，其特征在于，形成所述第二应力缓冲层的工艺包括外延工艺。
23.如权利要求22所述的半导体结构的形成方法，其特征在于，所述外延工艺的参数包括：工艺气体包括H2、N2和GeH4中的一种或多种；工艺气体的流量为0.01sccm至500sccm；工艺压强范围为0.01orr至800torr；工艺温度为400℃至1000℃；工艺时间为1min至60min。
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，沿所述子应力缓冲层的堆叠方向，任一子应力缓冲层的晶格常数介于其两侧的相邻衬底和另一子应力缓冲层的晶格常数之间，或者，介于其两侧的相邻子应力缓冲层的晶格常数之间。
3.如权利要求2所述的半导体结构，其特征在于，所述子应力缓冲层的材料均包括锗硅，且沿所述子应力缓冲层的堆叠方向，所述子应力缓冲层中锗的含量逐层递增。
4.如权利要求2或3所述的半导体结构，其特征在于，所述子应力缓冲层的层数为2层至3层。
5.如权利要求2或3所述的半导体结构，其特征在于，所述第一应力缓冲层包括两层堆叠的子应力缓冲层，分别为第一子应力缓冲层和位于所述第一子应力缓冲层顶部的第二子应力缓冲层，且所述第一子应力缓冲层的晶格常数介于所述衬底的晶格常数与所述第二子应力缓冲层的晶格常数之间。
6.如权利要求5所述的半导体结构，其特征在于，所述第一子应力缓冲层的材料包括锗硅；所述第二子应力缓冲层的材料包括锗硅，且所述第二子应力缓冲层中锗的含量高于所述第一子应力缓冲层中锗的含量；
7.如权利要求5所述的半导体结构，其特征在于，所述第一子应力缓冲层的厚度为1纳米至20纳米；
8.如权利要求1所述的半导体结构，其特征在于，所述第二应力缓冲层的厚度为1纳米至20纳米。
9.如权利要求1所述的半导体结构，其特征在于，所述第二应力缓冲层的材料包括锗。
10.如权利要求1～9中任一项所述的半导体结构，其特征在于，所述第一应力缓冲层的厚度为2纳米至40纳米。
11.如权利要求1～9中任一项所述的半导体结构，其特征在于，所述半导体结构为光电探测器。
12.如权利要求1～9中任一项所述的半导体结构，其特征在于，所述衬底材料包括硅，所述光电转换层的材料包括锗。
13.一种半导体结构的形成方法，其特征在于，包括：
14.如权利要求13所述的半导体结构的形成方法，其特征在于，在所述沟槽的底部形成第一应力缓冲层的步骤包括：在所述沟槽的底部形成多层堆叠的子应力缓冲层，沿所述子应力缓冲层的堆叠方向，任一子应力缓冲层的晶格常数介于其两侧的相邻衬底和另一子应力缓冲层的晶格常数之间，或者，介于其两侧的相邻子应力缓冲层的晶格常数之间。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述子应力缓冲层的材料均包括锗硅，且沿所述子应力缓冲层的堆叠方向，所述子应力缓冲层中锗的含量逐层递增。
16.如权利要求14或15所述的半导体结构的形成方法，其特征在于...
【专利技术属性】
技术研发人员：孙静，阎大勇，梁志伟，李宁原，国智睿，江小雪，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。