公开了一种用于通过以下来自动生成定制集成电路设计即定制IC设计的系统和方法：接收所述定制IC的包括所述定制IC要执行的计算机可读代码的规格；生成所述定制IC的抽象作为系统、处理器架构和微架构表达方式即SAMA表达方式；将所述SAMA表达方式提供至至少具有架构优化视图、物理设计视图和软件工具视图的数据模型；通过迭代地更新所述SAMA表达方式和所述数据模型以自动生成针对计算机可读代码独特定制的满足一个或多个制约的处理器架构，来优化所述处理器架构；以及将所生成的架构综合为半导体制造所用的所述定制集成电路的计算机可读描述。前述可以在无需人为参与或人为参与最少的情况下实现。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及针对定制集成电路(IC)或专用集成电路(ASIC)的中间表达方式的系统和方法。
技术介绍
随着电子装置变得更加用户友好化，附加于这些电子装置的特征已经增多。例如，在针对嵌入式应用程序的典型硬件产品开发周期中，进行算法开发。接着，系统架构师对需要如何在产品中实现这些算法进行划分以便分析。传统上，该算法被转换成接近于硬件的诸如寄存器传输语言(RTL)等的低层级中间表达方式。RTL通常用于电子设计行业以指代硬件描述语言中所使用的编码类型，其中该编码类型有效地确保了能够在诸如FPGA或ASIC等的给定硬件平台上对代码模型进行综合(转换成实际逻辑函数)。存在许多可用于创建逻辑综合所用的RTL模块的硬件描述语言。最为普及的RTL建模语言中的一部分包括System Verilog、Verilog和VHDL。美国专利申请20090144690公开了一种用于将C型编程语言程序转换成硬件设计的方法，其中该程序是一个或多个处理的算法表达方式。将C型编程语言程序编译成可综合硬件描述语言(HDL)设计。编译器将变量归类为使用默认存储器或定制存储器。该编程语言可以使用ANSI C，并且HDL可以是Verilog寄存器传输级语言(RTL)。根据可综合HDL设计所生成的硬件装置可以是专用集成电路(ASIC)或现场可编程门控阵列(FPGA)。然而，RTL仍是硬件的低层级描述。因而，可能难以利用RTL来分析并且随后优化设计。
技术实现思路
在一个方面中，一种用于通过以下来自动生成定制集成电路设计即定制IC设计的系统和方法:接收所述定制IC的规格，所述规格包括所述定制IC要执行的计算机可读代码；生成所述定制IC的抽象作为系统、处理器架构和微架构表达方式即SAMA表达方式；将所述SAMA表达方式提供至至少具有架构优化视图、物理设计视图和软件工具视图的数据模型；通过迭代地更新所述SAMA表达方式和所述数据模型以自动生成针对计算机可读代码所独特定制的满足一个或多个制约的处理器架构，来优化所述处理器架构；以及，将所生成的架构综合为半导体制造所用的所述定制集成电路的计算机可读描述。上述方面的实现可以包括以下中的一个或多个。该系统可以根据指定定制IC的功能的算法、工艺或代码输入来在几乎无人为参与或人为参与最少的情况下自动工作。用户可以在定制IC上执行计算机可读代码。数据模型是IC的扩展统一功能和物理模型。该数据模型可以接收IC的物理原始信息。可以自动生成定制IC运行应用程序代码所用的软件工具。这些工具包括编译器、汇编编译器、链接编译器、基于循环的仿真器中的一个或多个。该工具自动生成固件。这些工具可以评测固件并且提供该固件的评测数据作为反馈以优化架构。该系统可以基于预定的物理制约来迭代地优化处理器架构。该系统可以进行计算机可读代码的静态评测或动态评测。该系统可以自动生成定制集成电路运行计算机可读代码所用的软件开发工具包(SDK)。可以将该计算机可读代码变换成汇编代码并且可以链接该汇编代码以生成针对所选择的架构的固件。该系统可以进行固件的循环精确仿真。可以基于评测后的固件和/或汇编代码来优化该架构。该系统可以针对所选择的架构、以及如此针对在定时、面积或功率方面得到优化的物理设计生成寄存器传输级代码。该系统可以综合该RTL代码。在一个实施例中，SAMA可以指定以下中的一个或多个:1.系统a.时钟b.性能目标c.引脚分配d.外设e.中断方式f.连接性g.其它2.架构a.片上存储器b.高速缓存器c.寄存器文件d.存储器映射e.HW 功能块f.流水线g.1SA 定义h.其它3.工具a.汇编编译器设置b.链接编译器变量c.其它4.微架构a.电源域b.电源门控c.其它。优选实施例的优点可以包括以下中的一个或多个。SAMA表达方式提供使得容易优化处理器架构的硬件的中间抽象。基于SAMA的系统优于使规范化处理和便携性复杂化的RTL0 SAMA允许先于代码生成的独立于机器的全局优化。该架构可以使用通常本地工作的简单快速的代码生成器。SAMA系统使用起来较为容易，简化了代码生成器并且随后可以以使用RTL代码无法实现的方式优化架构。该系统的优选实施例的优点可以包括以下中的一个或多个。该系统减轻了芯片设计的问题并使芯片设计成为简单过程。这些实施例使产品开发过程的关注点从硬件实现过程转变回至产品规格和计算机可读代码或算法设计。代替束缚于特定硬件选择，可以在专门针对该应用而优化的处理器上实现计算机可读代码或算法。该优选实施例将优化处理器连同所有相关联的软件工具和固件应用程序一起自动生成。该过程可以在数日内完成而非如传统那样需要数年来完成。上述自动系统消除了芯片设计的风险并使芯片设计成为自动过程，由此算法设计师本身无需具有任何芯片设计知识就可以直接制作硬件芯片。针对该系统的主要输入是采用如C或Matlab那样的高级语言的计算机可读代码或算法规格。附图说明图1示出用于根据应用程序代码或算法来自动制造ASIC的示例工作流程系统。图2示出SAMA和AS IC之间的关系的示例图。图3示出示例数据模型。图4示出利用SAMA表达方式的示例工作流程处理。图5示出用于使用SAMA来自动生成定制IC的示例系统。具体实施例方式图1示出用于根据应用程序代码或算法来自动制造ASIC的示例工作流程系统。首先，用户生成应用程序代码或算法(110)。接着，将该代码提供至架构优化器112。架构优化器112生成针对应用程序代码所定制的中间硬件表达方式，其中该中间硬件表达方式被称为作为ASIC的抽象统一表达方式的系统、架构和微架构(SAMA)表达方式120。SAMA120是使得架构优化器112能够优化和生成SAMA120中所描述的新架构的高层级轻权值抽象模块。SAMA120向作为ASIC的扩展统一功能和物理模型的数据模型(DM) 130提供信息。DM130例如接收诸如加法器和乘法器等的ASIC的物理原始信息。DM130向工具生成器134提供数据，而工具生成器134对诸如编译器、汇编编译器、链接编译器、基于循环的仿真器等的一组工具136进行驱动。工具136生成可通过评测工具140进行评测的固件138。该固件的评测数据被馈给至架构优化器112，以基于诸如功率、面积和定时等的预定物理制约150来优化ASIC设计。DM130可以生成符合制约150的RTL代码132以实现具有提供至架构优化器112的定时、面积和功率反馈信息的物理设计160。例如，通用寄存器文件为简单结构。基于由所生成的工具编译后的固件的评测，架构优化器112可以优化寄存器文件的大小并且生成寄存器文件缩小了的新SAMA120以节省空间和功率。由此得到的新工具可以经由另一轮的评测来确认改进。现在参考图2，示出SAMA和ASIC之间的关系的示例图。SAMA200是从诸如C代码或Mathlab代码等的算法抽象化得到的硬件的中间表达方式。数据模型(DM)210可以以各种设计视图220来表示SAMA200。可以进行这些视图的分析230，并且在满足了制约的情况下，可以进行实现240。SAMA用作软件编译和硬件综合之间的过渡层。这种过渡层意图利用编译器工具流中可用的优化，并且还对低层级综合器提供自由度，以探索针对专用实现的选项。在一个实施例中，SAMA可以本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.07.13 US 12/835,6311.一种用于自动生成定制集成电路设计即定制IC设计的方法，包括: a.接收定制IC的规格，所述规格包括所述定制IC要执行的计算机可读代码； b.生成所述定制IC的抽象作为系统、处理器架构和微架构表达方式即SAMA表达方式； c.将所述SAMA表达方式提供至至少具有架构优化视图、物理设计视图和软件工具视图的数据模型； d.通过迭代地更新所述SAMA表达方式和所述数据模型以自动生成针对所述计算机可读代码所独特定制的满足一个或多个制约的处理器架构，来优化所述处理器架构；以及 e.将所生成的架构综合为半导体制造所用的所述定制IC的计算机可读描述。2.根据权利要求1所述的方法，其中，还包括:在所述定制IC上执行所述计算机可读代码。3.根据权利要求1所述的方法，其中，所述数据模型包括所述定制IC的扩展统一功能和物理模型。4.根据权利要求1所述的方法，其中，所述数据模型接收与所述定制IC有关的物理原始信息。5.根据权利要求1所述的方法，其中，还包括:生成软件工具。6.根据权利要求5所 述的方法，其中，所述工具包括编译器、汇编编译器、链接编译器、基于循环的仿真器中的一个或多个。7.根据权利要求6所述的方法，其中，所述工具自动生成固件。8.根据权利...
【专利技术属性】
技术研发人员：皮尔斯·吴，瑟雷许·凯迪耶拉，萨蒂许·帕德马纳班，
申请(专利权)人：艾尔葛托奇普股份有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。