用于提供多比特逐次逼近ADC的方法和电路技术

本发明专利技术提供用于通过在多个逐次逼近循环中的每个循环中处理一个以上比特来将模拟信号转换为数字信号的例子。系统可以包括电容子DAC电路和比较器。开关可以在一个或多个第一循环期间隔离电容子DAC电路，并且在一个或多个最后循环期间结合这些子DAC电路。逐次逼近寄存器(SAR)可以生成数字输出信号或DAC数字信号。在另一个例子中，系统可以包括DAC电路。输入电容可以预充电至模拟输入信号和DAC模拟信号民中的至少一个。可编程增益放大器可以放大误差信号。多比特ADC可以将放大后的误差信号转换为多比特数字信号。SAR可以使用多比特数字信号来生成DAC数字信号或数字输出信号。

【技术实现步骤摘要】

本专利技术一般地涉及模数转换(ADC)，具体地，涉及多比特逐次逼近ADC。
技术介绍
模数转换(ADC)通常用于对模拟信号进行取样，从而可以对其进行数字表达。在例如数字通信接收器的各种应用中，对模拟信号进行数字表达的需求越来越多。在现有技术中已经知道有多种执行ADC的技术。两种常用技术逐次逼次(SA)ADC和闪存ADC电路。SA ADC电路通常通过对模拟输入信号进行多个连续步骤的处理产生数字表达，在每个步骤中执行比较操作，从而获得模拟输入信号的逐渐准确的数字表达。在一个典型的闪存ADC电路中，同时使用多个比较器，将模拟输入信号值与不同的参考值进行比较。其他方面均相同，与SA ADC电路中在多个步骤中进行不同是，在闪存ADC电路中，在单个步骤中同时将信号与不同的参考值进行比较，所以与SA ADC电路相比，闪存ADC电路所产生的模拟信号的数字表达典型地可以具有更短的等待时间。因此，闪存ADC技术一般被认为更加适合高速应用。
技术实现思路
本专利技术提供用于通过在多个逐次逼近循环中的每个循环中处理一个以上比特来将模拟信号转换为数字信的例子。系统可以包括电容子DAC电路和比较器。开关可以在一个或多个第一循环期间隔离电容子DAC电路，并且在一个或多个最后循环期间结合这些子DAC电路。逐次逼近寄存器(SAR)可以生成数字输出信号或DAC数字信号。在另一个例子中，系统可以包括DAC电路。输入电容可以预充电至模拟输入信号和DAC模拟信号中的至少一个。可编程增益放大器可以放大误差信号。多比特ADC可以将放大后的误差信号转换为多比特数字信号。SAR可以使用多比特数字信号来生成DAC数字信号或数字输出信号。应当理解，本专利技术的各种配置对于本领域技术人员而言将变得清楚，其中，各种配置将通过示意的方式进行描述。将会实现的是，本专利技术能够具有其它的或者不同的配置，并且它的各个细节能够在各个其它方面进行修改，修改后的技术方案并没有脱离本专利技术的范围。因此，
技术实现思路
、附图和具体实施方式应当被视为示意性的而非限制性。附图说明图1为闪存模数转换器(ADC)电路的方框示意图；图2为管道ADC电路的例子的方框示意图；图3为逐次逼近(SA) ADC电路的例子的方框示意图；图4为开关电容SA ADC电路的例子的方框示意图；图5为电荷再分配开关电容SA ADC电路的例子的方框示意图；图6为具有配置为同时计算2比特的附加硬件的6比特ADC的实施例的方框示意图7为通过为多个循环将8比特DAC阵列分裂为4个6比特阵列的8比特ADC的实施例的方框示意图；图8为在随后的循环中电压间隔分裂的例子的示意图；图9为允许对于判定误差的容忍度的改进的电压间隔分割方案的例子的示意图；图10为使用闪存ADC的多比特SA ADC的例子的方框示意图；图11为用于操作SA ADC的方法的例子的流程图；图12为用于操作SA ADC的方法的另一个例子的流程图；图13、14、15A、15B、16A、16B、17和18为用于执行SA模数转换的装置的例子的方框图。具体实施例方式以下所作的详细描述意在对本专利主题技术的各种配置做出说明，其目的并非用于限定本专利技术的主题技术。附图结合到本说明书中，并构成详细描述的一部分。详细说明包括具体细节，其目的是提供全面了解主题技术的特定细节。然而，本领域技术人员理解，在没有这些特定细节的情况下同样可以实施主题技术。在一些例子中，已知的电路元件和组件显示为框图形式，以免对主题技术的概念产生模糊理解。相同的元件使用相同的标号以便方便理解。概况随着对高数据速率和星座密度(constellation densities)的需求不断增加,特别是在千兆赫兹(GHz)范围内进行传输的信号中，对快速和准确的ADC电路的需求越来越多。对于SA ADC电路而言，需要利用具有较小体积芯片和低消耗的高速电路的应用。在本专利技术的一方面，需要更好的SA ADC电路来满足更快的速度、更低的功率消耗和更小的体积的要求。广泛而一般地来说，在一方面，本专利技术提供一种模数转换器(ADC)电路、方法、装置和系统。广泛而一般地来说，本专利技术描述一种在SA ADC循环内使用多比特量化技术，以通过减少逼近步骤的数量来加快转换。下面具体描述两个实施例。在对应于电容电荷再分配SA ADC的第一个实施例中，DAC电路的电容元件(例如电容阵列)被分组为几个子DAC电路(例如子阵列)，每个子DAC电路可以连接至各个比较器，以便能够并行地执行几个比较操作，从而可以在每个步骤中提取出两个或更多个比特。在之后的步骤中(例如最后几个步骤，例如最后的步骤)，所有的电容子阵列可以结合在一起，从而形成唯一的反馈DAC。因此，在有利的方面，虽然可以同时提取出几个比特，但是本专利公开的技术不会增加所需电容元件(例如基本电容)的全部数量。在第二个实施例中，用PGA电路和闪存ADC电路来替换比较器电路，其中，在转换的每个步骤中逐渐增加放大器的增益。因此，可以在第一部分步骤(即例如SA循环的各个循环)中执行粗略的量子化操作，而在最后一部分的步骤(例如，最后一个或多个步骤)中则执行精细量子化操作。通过所公开的一个实施例或其它实施例可以知道，在SA循环中使用多比特量化的优点包括允许在SA阶段的第一部分步骤中容忍一些判定误差，因为可以在下一部分步骤中对其进行补偿。通过在每个步骤中稍微增加比较次数而在该技术中提供一些冗余，可以实现判定误差的容忍度。奈奎斯特率(Nyquist rate) ADC可以表示这样的ADC,即用于对定义好的时间点(例如，采样时间)的信号值进行量化，而非使用某个时间间隔上的一些平均值。根据所使用的转换技术，奈奎斯特率ADC可以分为四种主要的类型:(I)闪存ADC ; (2)管道ADC ; (3)算法ADC;和(4) SA ADC0下面将详细对它们进行描述。闪存ADC闪存模数转换处理可以用在包括数字通信系统和数字信号与图像处理系统的各种应用中。具体地当涉及高数据速率时，这种ADC方式可以称为闪存ADC。在典型的闪存ADC系统中，对模拟输入信号进行采样并且典型地同时将采样后的信号的幅度与多个模拟参考信号进行比较，从而生成数字表达。例如，在n比特的闪存ADC中，同时将输入信号与(2n-1)个相同间隔的参考值(例如，电压参考值)进行比较，从而形成温度计码(thermometriccode)(例如，数字信号)，温度计码在解码之后给出ADC的n比特输出码，如图1所示。图1是根据本专利技术特定配置的闪存ADC电路100的实施例的方框图。闪存ADC电路100包括参考电压分割电路120、比较器电路130以及温度计解码器140。参考电压分割电路120将施加在参考电压分割电路120的端口 110和112上的参考电压Vref分割为多个(即n个，例如6个、8个、16个等)子参考电压Vr (O)-Vr (2n-l)。通过比较器电路130的比较器将每个子参考电压与输入模拟信号Vin相比较。比较结果Q (O)-Q (2n-l)由温度计解码器140接收并被转换为n比特的输出信号142。这个结构的缺点是，比较器电路130需要具有大量的比较器，并且比较器的偏移电压需要小于输入信号最低有效位(LSB)数值的一半。否则，比较器电路130的输出码142可能不能保证作为温度本文档来自技高网...

【技术保护点】
一种n比特模数转换器（ADC）电路，用于通过在多个逐次逼近循环中的每个循环中对超过一个比特进行处理将模拟输入信号转换为数字输出信号，所述n比特ADC电路包括：n比特数模（DAC）电路，包括相应数量的电容元件，每个所述电容元件配置为被预充电到所述模拟输入信号，从而获得误差信号，所述相应数量的电容元件被分组为多个电容子DAC电路；多个比较器，每个比较器连接到所述电容性子DAC电路中的一个；多个第一开关，配置为在逐次逼近循环中的一个或多个第一循环期间对所述电容子DAC进行隔离，并且在逐次逼近循环的一个或多个最后循环期间对所述电容子DAC进行组合；以及逐次逼近寄存器（SAR）电路，配置为从所述多个比较器接收输出信号，并且生成至少一个数字输出信号和多个DAC数字信号，其中，n表示大于1的正整数。

【技术特征摘要】
2011.10.26 US 13/282,3041.一种n比特模数转换器(ADC)电路，用于通过在多个逐次逼近循环中的每个循环中对超过一个比特进行处理将模拟输入信号转换为数字输出信号，所述n比特ADC电路包括: n比特数模(DAC)电路,包括相应数量的电容元件,每个所述电容元件配置为被预充电到所述模拟输入信号，从而获得误差信号，所述相应数量的电容元件被分组为多个电容子DAC电路； 多个比较器，每个比较器连接到所述电容性子DAC电路中的一个； 多个第一开关，配置为在逐次逼近循环中的一个或多个第一循环期间对所述电容子DAC进行隔离，并且在逐次逼近循环的一个或多个最后循环期间对所述电容子DAC进行组合；以及 逐次逼近寄存器(SAR)电路，配置为从所述多个比较器接收输出信号，并且生成至少一个数字输出信号和多个DAC数字信号， 其中，n表示大于I的正整数。2.根据权利要求1所述的n比特ADC电路，其中，所述误差信号包括所述模拟输入信号和参考信号之间的差值。3.根据权利要求1所述的n比特ADC电路，其中，所述相应数量的电容元件基本上等于2\4.根据权利要求1所述的n比特ADC电路，还包括多个第二开关，每个所述第二开关配置为实现所述多个比较器中的两个相邻比较器的互连。5.根据权利要求1所述的n比特ADC电路，还包括放大器电路，所述放大器电路连接在每个所述电容子DAC电路的输出端和所述多个比较器中相应比较器的输入端之间，其中，每个所述电容子DAC电路配置为接收一路DAC数字信号，并且其中，每个所述电容子DAC电路的多个比特小于所述数字输出信号的多个比特。6.根据权利要求5所述的n比特ADC电路，还包括多个分流开关，每个所述分流开关配置为当对应的一个或多个电容元件被预充电时闭合以便将对应的一个放大器电路的输入端和输出端短路，所述多个分流开关中的每个分流开关配置为当对应的一个放大器电路的输入端准备好进行比较时打开以便将对应的一个放大器电路的输入端和输出端相互断开连接。7.根据权利要求1所述的n比特ADC电路，其中，所述SAR电路配置为在一个或多个最后循环之前的循环期间的每个逐次逼近循环计算一个以上比特。8.根据权利要求1所述的n比特ADC电路，其中，n为8，并且每个电容子DAC电路包括6比特DAC，并且其中，所述一个或多个最后循环包括逐次逼近循环的最后两个循环。9.根据权利要求1所述的n比特ADC电路，其中，所述n比特ADC电路配置为在小于8个循环中计算数字输出信号，其中，所述n比特ADC电路配置为在前三个逐次逼近循环期间计算2比特的数字输出信号，并且其中，n为8。10.根据权利要求1所述的n比特ADC电路，其中，所述多个比较器中的每个比较器配置为执行多次比较，并且其中，一个或多个比较器配置为在比较次数之外额外执行一次或多次操作，从而允许所述n比特ADC电路对于判定误差具有容忍度，所述判定误差包括与阀值、偏移电压、设置时间和增益值中至少一个相关的判定误差。11.一种用于通过在多个逐次逼近循环中的每个循环中处理超过I个比特而将模拟输入信号转换为数字输出信号的n比特模数转换器(ADC)电路，所述n比特ADC电路包括: 数模转换器(DAC)电路，配置为通过将DAC数字信号转换为DAC模拟信号产生DAC模拟信号； 输入电容，配置为被预充电至所述模拟输入信号和所述DAC模拟信号中的至少一个；可编程增益放大器(PGA)电路，配置为对误差信号进行放大，所述误差信号包括模拟输入信号和DAC模拟信号之间之间的差值，其中，所述PGA电路配置为在至少一些逐次逼近循环期间改变PGA的增益； 多比特闪存ADC电路，配置为将放大后的误差信号转换为多比特数字信号；以及逐次逼近寄存器(SAR)电路，配置为在至少一些逐次逼近循环中使用多比特数字信号来产生DAC数字信号和数字输出信号中的至少一个， 其中，n表示大于I的正整数。12.根据权利...

【专利技术属性】
技术研发人员：奥利维耶尼斯，阿秋翁，
申请(专利权)人：商升特公司，
类型：发明
国别省市：