用于铜线键合的预镀引线框制造技术

本发明专利技术公开了一种预镀引线框，其包含有：衬底，其包含有铜或铜合金，该衬底具有第一侧面和与第一侧面相对的第二侧面；第一镀覆层，其包含有镀覆在衬底的第一侧面和第二侧面的镍；第二镀覆层，其包含有镀覆在衬底第一侧面和第二侧面的第一镀覆层上方的钯；第三镀覆层，其包含有镀覆在衬底第二侧面的第二镀覆层上方的金，衬底第二侧面的第三镀覆层具有的厚度超过3nm；在衬底的第一侧面上，或者没有金镀覆在第二镀覆层上方，或者存在第三镀覆层，该第三镀覆层包含有镀覆在第二镀覆层上方的金，其厚度等于或小于1.5nm。

【技术实现步骤摘要】

本专利技术涉及用于装配半导体封装件的引线框(lead frames)，更具体地，特别是而非排他地涉及用于铜引线键合的引线框。
技术介绍
在半导体器件的生产过程中，引线框通常被用作同时安装和处理大量的半导体晶粒或芯片的有成本效益的方式使用。每个引线框普遍具有大量的晶粒座(die pads)以装配所述的芯片。另外，引线框也作为一种通过引线框的引线(leads)将半导体芯片电性连接到外围设备的装置。在众所周知的导线键合的工序中，键合导线被连接到半导体芯片上出现的电气触点和引线框的所述引线。该导线通常包含有金、铝或铜材料。在半导体芯片已经被安装在引线框上以及在半导体芯片和引线框之间已经形成键合导线连接之后，每个半导体芯片必须通过使用塑性模塑混合料，如环氧树脂模塑混合料(EMC:epoxy molding compound)将其灌封而受到保护,免遭环境的侵犯。每个灌封后的芯片构成一个半导体封装件。然后将多个半导体封装件分割或切割以形成单独的半导体器件。在半导体装配中，很长时间以来金线已经被用作为半导体芯片和引线框之间的电性互连。由于金的价格的持续上升，所以已经存在移动趋势来将铜线作为低成本地本文档来自技高网...

【技术保护点】
一种预镀引线框，其包含有：衬底，其包含有铜或铜合金，该衬底具有第一侧面和与第一侧面相对的第二侧面；第一镀覆层，其包含有镀覆在衬底的第一侧面和第二侧面的镍；第二镀覆层，其包含有镀覆在衬底第一侧面和第二侧面的第一镀覆层上方的钯；第三镀覆层，其包含有镀覆在衬底第二侧面的第二镀覆层上方的金，衬底第二侧面的第三镀覆层具有的厚度超过3nm；其中，衬底的第一侧面或者没有金镀覆在第二镀覆层上方，或者包括第三镀覆层，该第三镀覆层包含有镀覆在第二镀覆层上方的金，其厚度等于或小于1.5nm。

【技术特征摘要】
2011.10.25 US 61/550,9921.一种预镀引线框，其包含有: 衬底，其包含有铜或铜合金，该衬底具有第一侧面和与第一侧面相对的第二侧面； 第一镀覆层，其包含有镀覆在衬底的第一侧面和第二侧面的镍； 第二镀覆层，其包含有镀覆在衬底第一侧面和第二侧面的第一镀覆层上方的钯； 第三镀覆层，其包含有镀覆在衬底第二侧面的第二镀覆层上方的金，衬底第二侧面的第三镀覆层具有的厚度超过3nm ； 其中，衬底的第一侧面或者没有金镀覆在第二镀覆层上方，或者包括第三镀覆层，该第三镀覆层包含有镀覆在第二镀覆层上方的金，其厚度等于或小于1.5nm。2.如权利要求1所述的预镀引线框，其中，该包含有镍的第一镀覆层的厚度是在0.5 μ m 至1.5 μ m 之间。3.如权利要求1所述的预镀引线框，其中，该包含有钯的第二镀覆层的厚度是在0.0l μ m 至 0.05 μ m 之间。4.如权利要求1所述的预镀引线框，其中，衬底的第一侧面被配置来在衬底上完成晶粒安装和/或导线键合，而衬底的第二侧面为表面安装侧面，其被配置来在其他的元件和器件之上装配从该衬底上制造的封装后的器件。5.如权利要求1所述的预镀引线框，其中，在各个镀覆层形成以前，在该衬底的第一侧面和第二侧面上的表面通过使用氧化剂蚀刻该衬底以在表面上的颗粒间界处引起择优浸蚀的方式而被粗糙化，以便于在相邻的颗粒之间产生较大的间隙。6.一种制造引线框的方法，该方法包含有以下步骤: 提供包含有铜或铜合金的衬底，该衬底具有第一侧面和与第...

【专利技术属性】
技术研发人员：关耀辉，徐靖民，曾世总，林儒珑，陈达志，
申请(专利权)人：先进科技新加坡有限公司，
类型：发明
国别省市：