数字类电子表芯片测试仪制造技术

本发明专利技术涉及芯片测试领域，具体涉及数字类电子表芯片测试仪。数字类电子表芯片测试仪，包括：探针台，探针卡，主控芯片，测试晶圆芯片的管脚上的保护二极管是否完好的参数测试电路，测试晶圆芯片在上电且有时钟的情况下工作时的功耗的IDD参数测试电路，测试晶圆芯片的工作频率的频率参数测试电路，测试晶圆芯片的逻辑功能的逻辑功能测试电路，将主控芯片的控制信号传输至探针台的TTL接口电路。该数字类电子表芯片测试仪，其电路结构简单，具备OS参数测试、IDD参数测试、频率参数测试、逻辑功能测试等数字类电子表芯片所需的测试功能，在保证测试要求的同时降低数字类电子表芯片的测试成本以及生产成本。

【技术实现步骤摘要】

本专利技术涉及芯片测试领域，具体涉及数字类电子表芯片测试仪。
技术介绍
随着数字集成电路(芯片)的应用日趋广泛和国家对半导体行业发展支持，国内 CMOS数字集成电路设计能力得到了长足的发展，产业规模也达到了空前的繁荣。然而国 内从事集成电路后序加工的企业无论从规模还是从数量上说都相对落后，所用测试仪也大 部分是从外引进，这些测试仪价格昂贵，操作复杂，在一定程度上增加了集成电路的生产成 本。如今，随着晶圆流片工艺和技术的不断提高，单颗芯片的面积越来越小，集成复杂 度越来越高,在后序的测试加工过程中对测试仪的要求也越来越高,从而迫使企业必须不 断引进更高档的测试仪来满足生产需要。同时，相对低端的数字消费类产品因其产量大、功 能简单也占据了集成电路产品的较大一部分市场，若采用的进口测试仪进行生产，势必增 加生产成本，一定程度上降低了企业的竞争力。因此，开发出针对此类低端数字芯片测试 仪，是降低生产成本的方法之一。目前，在低端的数字消费类产品中，数字类电子表所采用的芯片即为低端芯片，而 现有技术尚未提供针对数字类电子表芯片的测试仪。
技术实现思路
本专利技术的目的在于提供一种数字类电子表芯片测试仪，旨在解决现有技术尚未提 供针对数字类电子表芯片的测试仪的问题。本专利技术采用以下技术方案一种数字类电子表芯片测试仪，包括探针台；探针卡；主控芯片；测试晶圆芯片的管脚上的保护二极管是否完好的OS参数测试电路，所述OS参数 测试电路的测试端接所述探针卡、受控端接所述主控芯片的OS参数测试控制端、输出端接 所述主控芯片的OS参数测试端；测试晶圆芯片在上电且有时钟的情况下工作时的功耗的IDD参数测试电路，所述 IDD参数测试电路的测试端接所述探针卡、输出端接所述主控芯片的IDD参数测试端；测试晶圆芯片的工作频率的频率参数测试电路，所述频率参数测试电路的测试端 接所述探针卡、受控端接所述主控芯片的频率参数测试控制端、输出端接所述主控芯片的 频率参数测试端；测试晶圆芯片的逻辑功能的逻辑功能测试电路，所述逻辑功能测试电路的测试端 接所述探针卡、输出端接所述主控芯片的逻辑功能测试端；显示所测试的晶圆芯片的参数信息的显示电路，所述显示电路接所述主控芯片的 显示输出端；输入控制信号的按键输入电路，所述按键输入电路接所述主控芯片的按键输入 端;将所述主控芯片的控制信号传输至所述探针台的TTL接口电路，所述TTL接口电 路接所述主控芯片的探针台控制端。本专利技术提供的数字类电子表芯片测试仪，其电路结构简单，且具备OS参数测试、 IDD参数测试、频率参数测试、逻辑功能测试等数字类电子表芯片所需的测试功能，因此在 保证测试要求的同时降低了数字类电子表芯片的测试成本以及生产成本。附图说明图1为本专利技术实施例提供的数字类电子表芯片测试仪的电路原理框图2为本专利技术实施例提供的数字类电子表芯片测试仪的OS参数测试电路的电路 原理图3为本专利技术实施例提供的数字类电子表芯片测试仪的IDD参数测试电路的电路 原理图4为本专利技术实施例提供的数字类电子表芯片测试仪的频率参数测试电路的电 路原理图5为本专利技术实施例提供的数字类电子表芯片测试仪的逻辑功能测试电路的电 路原理图6为本专利技术实施例提供的数字类电子表芯片测试仪的显示电路的电路原理图7为本专利技术实施例提供的数字类电子表芯片测试仪的按键输入电路的电路原 理图8为本专利技术实施例提供的数字类电子表芯片测试仪的TTL接口电路的电路原理 图9为本专利技术实施例提供的数字类电子表芯片测试仪的RS-232接口电路的电路 原理图10未本专利技术实施例提供的数字类电子表测试仪所采用的ATmegal28单片机示 意图。具体实施方式为使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例 对本专利技术作进一步详细说明。应当理解，此处所描述的具体实施例仅用于解释本专利技术，并不 用于限制本专利技术。参照图1，本专利技术实施例提供的数字类电子表芯片测试仪的电路原理框图。一种数字类电子表芯片测试仪，包括探针台I ;探针卡2 ；主控芯片3 ；测试晶圆芯片的管脚上的保护二极管是否完好的OS参数测试电路41，OS参数测试电路41的测试端接探针卡2、受控端接主控芯片3的OS参数测试控制端、输出端接主控芯片3的OS参数测试端；测试晶圆芯片在上电且有时钟的情况下工作时的功耗的IDD参数测试电路42， IDD参数测试电路42的测试端接探针卡2、输出端接主控芯片3的IDD参数测试端；测试晶圆芯片的工作频率的频率参数测试电路43，频率参数测试电路43的测试端接探针卡2、受控端接主控芯片3的频率参数测试控制端、输出端接主控芯片3的频率参数测试端；测试晶圆芯片的逻辑功能的逻辑功能测试电路44，逻辑功能测试电路44的测试端接探针卡2、输出端接主控芯片3的逻辑功能测试端；显示所测试的晶圆芯片的参数信息的显示电路6，显示电路6接主控芯片3的显示输出端；输入控制信号的按键输入电路7，按键输入电路7接主控芯片3的按键输入端；将主控芯片3的控制信号传输至探针台I的TTL接口电路8，TTL接口电路8接主控芯片3的探针台控制端。参照图2，本专利技术实施例提供的数字类电子表芯片测试仪的OS参数测试电路的电路原理图。OS参数测试电路41包括第一运算放大器U14A、第二运算放大器U14D、CD4051模拟开关U13、电阻R21、电阻R22、电阻R23、滑动电阻R24 ；第一运算放大器U14A的同相输入端通过电阻R22接5V电源、反相输入端通过电阻R21接地、正电源端接5V电源、负电源端接-5V电源、输出端通过电阻R23接其反相输入端、输出端通过滑动电阻R24的第一定端，滑动电阻R24的滑动端接其第一定端，第二运算放大器U14D的同相输入端接滑动电阻R24的第二定端、输出端接其反相输入端以及第一运算放大器U14A的同相输入端，⑶4051模拟开关U13的电源脚VDD接5V电源、负电压脚VEE 接-5V电源、禁止脚INH以及数字信号接地脚VSS接地、输入输出脚1-5作为OS参数测试电路41的测试端接探针卡2中对应于晶圆芯片的功能引脚的端口、地址脚A-C作为OS参数测试电路41的受控端接主控芯片3的DC参数测试控制端，公共输入输出脚0UT/IN作为 OS参数测试电路41的输出端接主控芯片3的OS参数测试端。OS参数测试，即是测试·晶圆芯片的管脚上的保护二极管是否完好。晶圆芯片的管脚上的保护二极管主要作用是保护管脚不被正向或反响高压击穿而损坏。OS参数测试的原理为通过向晶圆芯片的管脚上的保护二极管输入正向电流，当测试的该晶圆芯片的管脚上的压降为O. 7疒O. 9V，则说明存在该晶圆芯片的管脚上的保护二极管是完好的。本实施例提供的OS参数测试电路41中，由于这里测试的通道比较少，所选择的控制芯片的资源有限，因此选用⑶4051模拟开关U13作为通道扩展切换。具体为主控芯片3 的OS参数测试控制端接⑶4051模拟开关U13的地址端A、B、C，通过控制⑶4051模拟开关 U13的地址端A、B、C选通⑶4051模拟开关U13的输入输出脚1_5中的其中一个引脚，5V电源经第一运算放大器U14A以及第二运算放大器U14D从处理后形成的电流输入⑶4051模拟开关U13的公共输入输出脚0UT/IN，该电流再从⑶4051模拟开关U13的输本文档来自技高网...

【技术保护点】
一种数字类电子表芯片测试仪，其特征在于，包括：探针台（1）；探针卡（2）；主控芯片（3）；测试晶圆芯片的管脚上的保护二极管是否完好的OS参数测试电路（41），所述OS参数测试电路（41）的测试端接所述探针卡（2）、受控端接所述主控芯片（3）的OS参数测试控制端、输出端接所述主控芯片（3）的OS参数测试端；测试晶圆芯片在上电且有时钟的情况下工作时的功耗的IDD参数测试电路（42），所述IDD参数测试电路（42）的测试端接所述探针卡（2）、输出端接所述主控芯片（3）的IDD参数测试端；测试晶圆芯片的工作频率的频率参数测试电路（43），所述频率参数测试电路（43）的测试端接所述探针卡（2）、受控端接所述主控芯片（3）的频率参数测试控制端、输出端接所述主控芯片（3）的频率参数测试端；测试晶圆芯片的逻辑功能的逻辑功能测试电路（44），所述逻辑功能测试电路（44）的测试端接所述探针卡（2）、输出端接所述主控芯片（3）的逻辑功能测试端；显示所测试的晶圆芯片的参数信息的显示电路（6），所述显示电路（6）接所述主控芯片（3）的显示输出端；输入控制信号的按键输入电路（7），所述按键输入电路（7）接所述主控芯片（3）的按键输入端；将所述主控芯片（3）的控制信号传输至所述探针台（1）的TTL接口电路（8），所述TTL接口电路（8）接所述主控芯片（3）的探针台控制端。...

【技术特征摘要】
1.一种数字类电子表芯片测试仪，其特征在于，包括探针台(I);探针卡(2)；主控芯片(3);测试晶圆芯片的管脚上的保护二极管是否完好的OS参数测试电路(41)，所述OS参数测试电路(41)的测试端接所述探针卡(2)、受控端接所述主控芯片(3)的OS参数测试控制端、输出端接所述主控芯片(3)的OS参数测试端；测试晶圆芯片在上电且有时钟的情况下工作时的功耗的IDD参数测试电路(42)，所述 IDD参数测试电路(42 )的测试端接所述探针卡(2 )、输出端接所述主控芯片(3 )的IDD参数测试端；测试晶圆芯片的工作频率的频率参数测试电路(43)，所述频率参数测试电路(43)的测试端接所述探针卡(2)、受控端接所述主控芯片(3)的频率参数测试控制端、输出端接所述主控芯片(3)的频率参数测试端；测试晶圆芯片的逻辑功能的逻辑功能测试电路(44)，所述逻辑功能测试电路(44)的测试端接所述探针卡(2)、输出端接所述主控芯片(3)的逻辑功能测试端；显示所测试的晶圆芯片的参数信息的显示电路(6)，所述显示电路(6)接所述主控芯片(3)的显示输出端；输入控制信号的按键输入电路(7 )，所述按键输入电路(7 )接所述主控芯片(3 )的按键输入端；将所述主控芯片(3 )的控制信号传输至所述探针台(I)的TTL接口电路(8 )，所述TTL 接口电路(8 )接所述主控芯片(3 )的探针台控制端。2.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，所述OS参数测试电路(41)包括第一运算放大器U14A、第二运算放大器U14D、⑶4051模拟开关U13、电阻R21、电阻 R22、电阻R23、滑动电阻R24 ；所述第一运算放大器U14A的同相输入端通过所述电阻R22接5V电源、反相输入端通过所述电阻R21接地、正电源端接5V电源、负电源端接-5V电源、输出端通过所述电阻R23 接其反相输入端、输出端通过所述滑动电阻R24的第一定端，所述滑动电阻R24的滑动端接其第一定端，所述第二运算放大器U14D的同相输入端接所述滑动电阻R24的第二定端、输出端接其反相输入端以及所述第一运算放大器U14A的同相输入端；所述⑶4051模拟开关Ul3的电源脚VDD接5V电源、负电压脚VEE接-5V电源、禁止脚 INH以及数字信号接地脚VSS接地、输入输出脚1-5作为所述OS参数测试电路(41)的测试端接所述探针卡(2)中对应于晶圆芯片的功能引脚的端口、地址脚A-C作为所述OS参数测试电路(41)的受控端接所述主控芯片(3)的DC参数测试控制端，公共输入输出脚0UT/IN 作为所述OS参数测试电路(41)的输出端接所述主控芯片(3)的OS参数测试端。3.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，所述IDD参数测试电路(42)包括第三运算放大器U15A、滑动电阻R25、电阻R26、电容C17；所述滑动电阻R25的定端连接于5V电源以及地之间、滑动端接所述第三运算放大器U15A的同相输入端，所述电阻R26连接于所述第三运算放大器U15A的反相输入端以及输出端之间，所述电容C17连接于所述第三运算放大器U15A的反相输入端以及输出端之间，所述第三运算放大器U15A的同相输入端作为所述IDD参数测试电路(42)的测试端接所述探针卡(2)中对应于晶圆芯片的电源引脚的端口、输出端作为所述IDD参数测试电路(42)输出端接所述主控芯片(3)的IDD参数测试端。4.如权利要求1所述的数字类电子表芯片测试仪，其特征在于，所述频率参数测试电路(43)包括第一比较器U18B、第二比较器U17D、第三比较器U16C、第一继电器RL3、第二继电器RL5、第三继电器RL4、滑动电阻R27、电阻R28、电阻R29、电阻R30、电阻R31、PNP型三极管Q3 ；所述滑动电阻R27的定端连接于5V电源与地之间，所述PNP型三极管Q3的发射极通过所述电阻R31接5V电源、集电极接地、基极作为所述频率参数测试电路(43)的受控端接所述主控芯片(3)的AC参数测试控制端，所述第一比较器U18B、第二比较器U17D、第三比较器U16C的反相输入端均接所述滑动电阻R27的滑动端、输出端均接5V电源，所...

【专利技术属性】
技术研发人员：方盼，
申请(专利权)人：深圳安博电子有限公司，
类型：发明
国别省市：