用于测试待测试电路的设备和方法技术

本发明专利技术涉及用于测试待测试电路的设备和方法。用于测试待测试电路的设备包括校正子确定器（110）、测试序列提供器（120）和分析电路（130）。校正子确定器（110）基于编码二进制字确定误差校正子比特序列。在此，误差校正子比特序列表明编码二进制字是否是用于对编码二进制字进行编码所使用的误差校正码的码字。此外，至少每当误差校正子比特序列表明编码二进制字是误差校正码的码字时，测试序列提供器就给待测试电路（102）提供与所确定的误差校正子比特序列不同的测试比特序列。另外分析电路（130）基于待测试电路（102）的由测试比特序列引起的测试输出信号来识别通过待测试电路（102）对测试比特序列的有误差的处理。

【技术实现步骤摘要】

根据本专利技术的实施例涉及二进制信号中的误差校正和误差识别领域并且尤其是涉及。
技术介绍
由于集成电路的器件进一步缩小和与之相关联的较小的电压值和电流值越来越多地在集成电路中和特别是也在用于误差校正或用于误差识别的电路中出现误差。这种误差可能导致，进行错误校正，即使在校正电路的输出端处根本不存在有误差的码字，这是不利的。如果由于有误差的误差识别电路而有误差地表明误差，则可能不必要地触发系统层面上的措施，这同样是不利的。通过添加冗余，在电子电路中可以识别电路中的静态的或暂时的误差。但是在此应该在高识别概率的情况下将附加的硬件耗费保持得尽可能小。
技术实现思路
本专利技术的任务是实现一种用于测试电路的改善的方案，所述方案使得能够在小附加硬件耗费和/或小附加计算时间的情况下提高误差识别特性。该任务通过根据权利要求I的设备、根据权利要求21的方法或者根据权利要求22的计算机程序来解决。实施例实现一种用于测试待测试电路的设备，具有校正子确定器(Syndrombestimmer)、测试序列提供器和分析电路。校正子确定器被设计用于基于编码二进制字来确定误差校正子比特序列。误差校正子比特序列表明，编码二进制字是否是用于对编码二进制字进行编码所使用的误差校正码的码字。此外，测试序列提供器被设计用于至少每当误差校正子比特序列表明编码二进制字是误差校正码的码字时，就给待测试电路提供与所确定的误差校正子比特序列不同的测试比特序列。另外，分析电路被设计用于基于待测试电路的通过测试比特序列引起的测试输出信号识别通过待测试电路对测试比特序列的有误差的处理。通过在编码二进制字不具有误差和从而是误差校正码的码字的时刻提供测试比特序列，可以使用不需要校正编码二进制字的时间用来测试待测试电路。由此，可以在仅小的附加计算时间情况下或者在没有附加计算时间情况下检验待测试电路的无误差性。附加地，可以将为此所需要的硬件耗费保持得小，因为测试序列提供器和分析电路可以以小的耗费实现。附图说明下面参考附图阐述实施例。其中 图I示出用于测试待测试电路的设备的框 图2示出用于校正在编码二进制字中的比特误差的设备的框图；图3示出用于测试待测试电路的设备的框 图4示出用于测试待测试电路的另一设备的框 图5示出用于测试待测试电路的设备的框 图6示出测试序列提供器的一部分的框 图7示出用于利用用于测试待测试电路的设备来校正在编码二进制字中的比特误差的设备的框 图8示出用于利用用于测试待测试电路的设备来校正在编码二进制字中的比特误差的设备的框 图9示出用于利用用于测试待测试电路的设备来校正在编码二进制字中的比特误差的设备的框 图10示出用于利用用于测试待测试电路的设备来校正在编码二进制字中的比特误差的设备的框 图11示出用于利用用于测试待测试电路的设备来校正在编码二进制字中的比特误差的设备的框图；和 图12示出用于测试待测试电路的方法的流程图。具体实施例方式下面描述的方案一般地涉及编码数据的处理，所述编码数据是在使用代码C的情况下被编码的。下面的导言尤其是用于阐述这里如何使用编码理论的常见概念。如果C例如是线性(n, k)代码,也即长度为η的具有k个信息比特和n_k=m个校验比特的线性代码，则代码C可以通过(m，η)奇偶校验矩阵H和(k，η)生成矩阵G来描述。如果待编码数据比特或信息比特通过U = I]:, …Ua描述，则码字V= Vi , …t Vr,由信息比特U按照关系V = u . G 构成。通过W = //', 将校正子< r11 .... s ,(rf.—.... I分配给η位字r ...... r; < ,其或者是代码C的码字或者是代码C的非码字。在此P表示行矢量V’的转置列矢量并且s(v’)T表示行矢量S,:/)的转置列矢量。如果其校正子等于0，也即Π - = <1 适用，则字V’正好是码字。如果码字V被干扰成非码字V’并且V — I·.; ·.…Vlj — Cj . (..I ,,…Vu -..Ir C11 — Γ 二. V 适用，则e = ei，· · ·，％称为误差矢量。e的等于I的分量表明受干扰的比特。于是对于校正子s (V’ )适用的是 并且误差校正子从误差矢量中来确定。在通过校正误差的代码C对字Z — V Θ €.的误差的通常执行的校正时，首先在校正子发生器中确定误差校正子S (V’ )。如果误差校正子等于0，则不存在可识别的误差。如果误差校正子不等于0，则误差可以被识别。根据误差校正子因此可以以简单的方式通过检验校正子是否为O来确定是否存在可以通过所观察的代码C识别的误差。于是解码器(解码单元)给误差校正子s (V’ )分配在V’中应被校正的比特。这正好是误差矢量的等于I的比特。如果所出现的误差可以通过所选择的代码校正，则该行为方式是成功的。此外，误差校正电路也具有用于确定误差类型的电路，所述电路表明何种类型的误差出现。例如，误差类型显示器可以表明，出现I比特误差、2比特误差、3比特误差或者其他多比特误差。基于误差校正子来进行误差类型的确定。在误差很少在校正子发生器的输入端处出现的情况下，实际上值O总是施加在校正子发生器的输出端处。如果现在例如在校正子发生器的输出线路处存在永久固定O(stuck-at-Ο)误差，则只要在校正子发生器的输入端处不施加非码字，则这样的误差不产生影响。但是该永久误差可以使通过所施加的非码字确定的有误差的校正子失真为0，使得于是不能从校正子发生器的输入值来识别误差并且通过解码器也不对错误的比特进行校正。此外，只要在校正子发生器的输入线路上不出现误差，则总是在诸如解码器、误差类型确定器的其他子电路处在其输入中施加值O。如果这种误差非常少地出现，则实际上总是将相同的值(这里为O)输入到解码器中和误差类型确定器中，使得在这些电路部分中存在的误差在持续的运行中不能在这些子电路的输出端处产生影响并且也不能被识别，这是不利的。为了避免实际上值O总是出现在校正子发生器的输出端处的这样的情形，可以将代码C的H矩阵修改成矩阵Hmod，其方式是例如逐分量地对代码C的H矩阵的列求逆(invertieren)0如果H矩阵的第i列被求逆，则其第i分量等于O的码字vi0导致误差校正子 = //,,W I:= h^ V ~， 而其第i分量等于I的码字Vn导致误差校正子 'V. = //,W =丨 I-·'.. D7 OI i也即只要在校正子发生器的输入端处施加代码C的码字并且校正子发生器正确地工作，则所述校正子发生器输出或者值或者值:U':。甚至也在仅将正确的码字输入到校正子发生器中时，校正子发生器的输出端处的固定0/1误差可以通过这种方式被识别。一般地，可以逐分量地对H矩阵的列的子集求逆。如果逐分量地对H矩阵的第I1列、第“列、…、第仁列求逆，则如果对于码字^ % ...，匕为权利要求1.用于测试待测试电路(102，13，24，44，54，641，642，742，86)的设备(100，200，300，400，500，600，700，800，900，1000，1100)，具有以下特征 校正子确定器(110，11，21，41，51，61，81 )，其被设计用于基于编码二进制本文档来自技高网...

【技术保护点】
用于测试待测试电路（102,?13,?24,?44,?54,?641,?642,?742,?86）的设备（100,?200,?300,?400,?500,?600,?700,?800,?900,?1000,?1100），具有以下特征：校正子确定器（110,?11,?21,?41,?51,?61,?81），其被设计用于基于编码二进制值（v’）确定误差校正子比特序列（s(v“）)，其中误差校正子比特序列（s(v“)）表明，编码二进制字（v’）是否是用于对编码二进制字（v’）进行编码所使用的误差校正码（C）的码字；测试序列提供器（120），其被设计用于至少每当误差校正子比特序列（s(v“)）表明编码二进制字（v’）是误差校正码（C）的码字时，就给待测试电路（102,?13,?24,?44,?54,?641,?642,?742,?86）提供与所确定的误差校正子比特序列（s(v“)）不同的测试比特序列（Ti）；和分析电路（130,?14,?25,?58,?89），其被设计用于基于待测试电路（102,?13,?24,?44,?54,?641,?642,?742,?86）的通过测试比特序列（Ti）引起的测试输出信号（R(Ti)“）识别通过待测试电路（102,?13,?24,?44,?54,?641,?642,?742,?86）对测试比特序列（Ti）的有误差的处理。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：U巴克豪森，M格塞尔，T克恩，T拉贝纳尔特，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：