【技术实现步骤摘要】
本专利技术涉及FPGA设计领域，尤其涉及一种FPGA设计中的调试方法。
技术介绍
近年来，随着FPGA设计的规模越来越大，FPGA芯片的规模也越来越大，在FPGA原型上的调试中对项目进度的影响已显得至关重要。 例如，在一个无线局域网FPGA设计中，调试占据很大的比例，所以加速FPGA原型上的调试能有效提高项目进度。现在，关于FPGA原型上的调试，市面上也有一些比较常用的调试工具和方法，比如，直接修改代码将需要的信号assign到外部测试管脚，嵌入式的逻辑分析仪，FPGAEditor将内部信号引到外部测试管脚，安捷伦推出的动态探头等。有些方法需要重新进行FPGA布局布线，会造成时间成本的巨大浪费。有些方法需要用FPGA内部的BRAM资源，数据采集存储深度有限，大规模FPGA设计的调试中有时候需要观测的信号时间较长，此类方法也有它的局限性。还有一些方法可以实现在一个管脚对多个内部待测信号的测试，但是需要提前设置好分组，不能实现一个管脚对任意一个内部待测信号的选择，另外需要各自厂家的软件配合，测试成本较贵。此专利技术可以实现在不重新进行FPGA布局布线，主机通过UAR...
【技术保护点】
一种用于大规模FPGA设计中的调试方法，其特征在于，主机通过UART接口操作控制逻辑实现在内部待测信号与外部测试管脚的连接，步骤如下：设置好内部待测信号，假设有2N个待观测信号，提前把这2N个信号设为内部待测信号并连接到FPGA内部的控制逻辑，N为大于等于1的整数；FPGA内部的控制逻辑的输入为2N个内部待测信号，FPGA的输出接到FPGA的外部测试管脚，假设外部测试管脚一共为X个，FPGA的控制逻辑通过UART进行寄存器配置，可配置的X个寄存器控制X个外部测试管脚连接到哪个内部待测信号，最终，外部测试管脚连接到内部待测信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：龚永鑫，
申请(专利权)人：北京中电华大电子设计有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。