在电解金属镀层系统中利用包括氧化还原中介物的电解池在硅衬底的高深宽比孔中电沉积金属以形成硅通孔（TSV）的方法，该电解金属镀层系统包括卡盘和温度控制装置，该卡盘适用于夹持该硅衬底并将该硅衬底加热至第一温度，该温度控制装置用于将电解池的温度维持在第二温度，其中，第一温度维持在从大约30℃到大约60℃的范围内，第二温度维持在如下温度：（a）至少比第一温度低5℃，而且（b）处于从大约15℃到大约35℃的范围内。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种由高纯度铜以电解方式形成导体结构的方法，尤其涉及一种在制造诸如MEMS或半导体器件之类的器件时在硅通孔(TSV)中由高纯度铜以电解方式形成导体结构。这种TSV例如在集成电路中、在层叠或3D布置中是有用的，其中TSV提供器件中各层之间的电连接，该器件中TSV具有相对大的直径、相对大的深度以及高的深宽比。通过在将电解池维持在较低温度的同时向衬底施加热量而增强并改善了导体结构的电解形成。
技术介绍
制造用于提供更好的性能而且功能性提高的更便宜、更小型而且更轻便的电子产品的需求持续增长。单个芯片上电子器件的数量仍然在快速增长，而且适应这些需求正在超过2D布局的能力。根据工业发展规划，到2010年，集成电路(IC)芯片大小将处于30nm的量级。这么小的芯片必须承载大于100，000, 000个晶体管，这需要大于100，000个I/O以用于下一级封装。因此，芯片和MEMS设计人员转向多级互连，这被称作三维(3-D)层叠。3-D晶片层叠代表晶片级封装技术，其中，诸如逻辑、存储器、传感器、A/D转换器、控制器等的具体组件被制造在单独的晶片平台上，然后使用硅通孔(TSV)被集成到单个晶片规模或芯片规模的封装上以提供3-D层叠中元件之间的电气互连。因为这些器件在垂直轴上被互连，因而组件之间的电信号路径变短，导致寄生损耗减小，功耗减小而且系统性能更好。已经报道了通过电沉积以及其他技术进行TSV制造。尽管已经使用诸如金、多晶硅、锡和锡-铅(Sn-Pb)焊料之类的数种导电材料作用互连材料，然而铜仍然是最好而且是最优选的选择，因为它的导电性和抗电迁移性更高。出于将金属沉积在深通孔(例如TSV)中的目的，电镀是最广泛使用的工艺。`TSV已经被用来形成诸如MEMS和半导体器件之类的器件的层叠或3D布置中各层之间的电连接，但是TSV也经历了各种缺陷，至少部分是由于将高纯度铜电镀到TSV中非常大的高深宽比孔中存在的困难引起的。例如，典型的TSV的内径是在从大约I到大约10微米(尽管也可以使用更大直径的TSV)的范围内，深度是在从大约5微米到大约450微米甚至更深的范围内(尽管5到25微米的深度或者100微米的深度在一些应用中更常见)。未来的内径期望是在例如大约I微米。典型的TSV的深宽比(深度/宽度)大于3:1，通常是大约5:1或更大。当前，在一些TSV中，该深宽比可以是大约10:1，而且深宽比可以高至50:1。未来的深宽比期望常见的是从大约10:1到大约20:1，而且对于MEMS结构来说，最终高至100:1或更大。将高纯度铜电沉积到这种高深宽比TSV中的尝试已经部分获得成功，但是却受到如下原因引发问题的困扰(a)铜沉积物中的内部应力能够导致后续加热时发生晶片弯曲或畸变；(b)沉积物不均匀(即，晶粒边界、晶体结构缺陷等)；(C)在电沉积铜的主体中包含气体(空洞)和/或电镀池液体，这能够导致晶片弯曲；以及(d)过量的金属沉积在TSV通孔的入口和出口。在这些问题中，内部应力问题(a)可能是最麻烦的，因为这一缺陷可能导致形成TSV的硅衬底弯曲和畸变，而且这可能造成整个3D布置出现故障。这种故障可能在整个器件已经制造好之后才会发生，导致不仅是有故障的硅衬底的损失，而且导致并入了有故障的硅衬底的整个器件的损失。在半导体制造中首要的、长期存在的问题是，进行制造现代半导体器件所需的多个处理步骤所需的时间如果太长，则可能对于器件制造的整体经济性带来不利影响。在传统的通过电沉积形成TSV的工艺中，由于需要高纯度而且没有内部应力的TSV填充材料，因而电沉积速率已经特别慢。当每天需要将5到50微米厚度范围内的金属沉积物电沉积到数以千计的晶片上时，小于每分钟I微米的沉积速率可能就慢得无法接受。尽管提高电沉积池温度可能强化沉积速率，但是它也提高了添加到池中的有机组分的分解速率。因此，需要改善用于TSV填充的这种金属的电沉积速率并且需要减小有机池组分的分解速率。
技术实现思路
在其各个实施例中，本专利技术避免了已知工艺中的缺点，尤其是使得用诸如高纯度铜之类的金属进行的TSV的金属填充物的电沉积速率最大化，而同时本专利技术使得应力最小化，避免了诸如包含物和空洞等缺陷以及在现有技术的TSV中已经发现的缺陷，而且避免了有机池组分的过度分解。因而，本专利技术解决了改善用于TSV填充的金属的电沉积速率同时减小有机池组分的分解速率的问题。本专利技术在一些实施例中涉及一种以电解方式将由高纯度铜形成的导体结构形成在硅通孔(TSV)中的方法，包括重分布布线的TSV连接，以及在诸如在例如半导体器件和MEMS器件中使用的硅晶片之类的硅衬底中形成的MEMS结构。尽管认识到这些是稍微有些不同的结构，然而为了方便并且为了避免冗长，将这些导体结构合起来将TSV。根据本专利技术一个实施例的方法可以概括如下一种在硅衬底的孔(via)中电沉积金属以形成硅通孔(TSV)的方法，包括提供 包含至少一个孔的硅衬底，其中，所述孔包括内表面，所述内表面的内部宽度尺寸是在从大约I微米到大约30微米以及更大的范围内，深度是从大约5微米到大约450微米，深宽比是至少3:1，并且所述孔还包括基础金属层，所述基础金属层用具有一充足厚度的基础金属覆盖所述内表面以获得充分的导电性以用于所述金属的后续电沉积；向电解金属镀层系统中的电解池提供连接为阴极的所述基础金属层，所述系统还包括卡盘，适用于夹持所述硅衬底并将所述硅衬底均匀加热至第一温度，温度控制装置，用于将所述电解池的温度维持在第二温度，不溶性(惰性)尺寸稳定阳极以及所述金属的金属源，其中所述电解池包括酸、所述金属的离子源、亚铁离子和/或铁离子源以及用于控制所沉积金属的物理机械特性的至少一种添加物；以及在所述不溶性尺寸稳定阳极和所述基础金属层之间施加电压，使得电流经由所述池在所述不溶性尺寸稳定阳极和所述基础金属层之间流过，持续足以将所述金属电沉积在所述基础金属层上以形成TSV的时间，其中通过从所述金属源溶解所述金属的离子而在所述池中建立Fe+VFe+3氧化还原系统以提供待被电沉积的所述金属的额外离子，并且其中所述第一温度维持在从大约30°C到大约60°C的范围内，所述第二温度维持在如下温度(a)至少比所述第一温度低5°C，而且(b)处于从大约15°C到大约35°C的范围内。在一个实施例中，所述第二温度是20°C ±2°C。在一个实施例中，所述第一温度是从大约35°C到大约55°C。在一个实施例中，所述第二温度是20°C ±2°C，而所述第一温度是从大约35°C到大约55。。。在一个实施例中，电沉积的金属是铜，而且在一个实施例中是高纯度铜。在一个实施例中，所述至少一种添加物中的一种或多种在所述第一温度下在所述电解池中经历大量分解(substantial decomposition),但是在所述第二温度下不会大量分解。在一个实施例中，所述第二温度是基于如下温度而选择的在所述温度下，在所述电解池中所述至少一种添加物中一种或多种的分解量变大(become substantial)。在一个实施例中，在所述第一温度下的电镀速率实质上大于在所述第二温度下将具有的速率。在一个实施例中，所述内表面被阻挡层覆盖，而所述阻挡层被基础金属层覆盖。内衬层可以位于所述阻挡层和所述基础金属层之间本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.07.29 US 12/845,8011.一种在娃衬底的孔中电沉积金属以形成娃通孔(TSV)的方法,包括 提供包含至少一个孔的硅衬底，其中，所述孔包括内表面，所述内表面的内部宽度尺寸是在从大约I微米到大约30微米的范围内，深度是从大约5微米到大约450微米，深宽比是至少3:1，并且所述孔还包括基础金属层，所述基础金属层用具有一厚度的基础金属覆盖所述内表面以获得充分的导电性以用于所述金属的后续电沉积； 向电解金属镀层系统中的电解池提供连接为阴极的所述基础金属层， 所述系统还包括 卡盘，适用于夹持所述硅衬底并将所述硅衬底均匀加热至第一温度， 温度控制装置，用于将所述电解池的温度维持在第二温度， 不溶性尺寸稳定阳极以及所述金属的金属源，其中所述电解池包括酸、所述金属的离子源、亚铁离子和/或铁离子源、以及用于控制所沉积金属的物理机械特性的至少一种添加物；以及 在所述不溶性尺寸稳定阳极和所述基础金属层之间施加电压，使得电流经由所述池在所述不溶性尺寸稳定阳极和所述基础金属层之间流过，持续足以将所述金属电沉积在所述基础金属层上以形成TSV的时间，其中通过从所述金属源溶解金属离子的离子而在所述池中建立Fe+VFe+3氧化还原系统以提供待被电沉积的所述金属的额外离子，并且其中所述第一温度维持在从大约30°C到大约60°C的范围内，所述第二温度维持在如下温度(a)至少比所述第一温度低5°C，而且(b)处于从大约15°C到大约35°C的范围内。2.根据权利要求1所述的方法，其中所述金属是铜。3.根据权利要求1或2所述的方法，其中所述第二温度是基于如下温度而选择的在所述温度下，在所述电解池中所述至少一种添加物中一种或多种的分解量变大。4.根据前述任一权利要求所述的方法，其中所述内表面被介电材料层覆盖，并且所述基础金属层覆盖所述介电材料层。5.根据前述任一权利要求所述的方法，其中所述内表面被介电材料层覆盖，所述介电材料层被阻挡层覆盖，并且所述基础金属层覆盖所述阻挡层。6.根据权利要求4或5所述的方法，...
【专利技术属性】
技术研发人员：罗伯特·F·普赖塞尔，
申请(专利权)人：埃托特克德国有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。