浮置二极管及其制作方法技术

一种浮置二极管及其制作方法，其中浮置二极管包括：处于半导体衬底中的第一掺杂区，处于第一掺杂区内的第二掺杂区，处于第二掺杂区内的第三掺杂区；第一掺杂区边界外的半导体衬底表面具有一第一重掺杂区，第一掺杂区的边界和第二掺杂区的边界之间的半导体衬底表面具有一第二重掺杂区；第三掺杂区内的半导体衬底表面具有一第一重掺杂区和两个第二重掺杂区；其中，第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型相同，第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型相同，第一掺杂区和所述第二掺杂区的掺杂类型相反。本发明专利技术的技术方案解决了现有工艺中浮置二极管在使用时Vk必须大于0这个前提条件，同时防止了少数载流子注入到衬底中。

【技术实现步骤摘要】

本专利技术涉及半导体制作领域，尤其涉及一种。
技术介绍
浮置二极管能够利用CMOS工艺实现，故得到广泛的应用。如图1所示，为一种现有结构的浮置二极管。其包括P型半导体衬底100，其上具有η型掺杂区20构成N阱。还具有两个对称的位于所述N阱20两端的η+型掺杂区22和位于两个η+型掺杂区22中间的P+型掺杂区21。在N阱20外一侧的半导体衬底100的表面具有ρ+型掺杂区。其中，位于所述N阱20内的两η+型掺杂区22互相电连接，并作为所述浮置二极管的阴极Vk，所述N阱20内的ρ+型掺杂区21电连接引出所述浮置二极管的阳极Va，在所述N阱20外一侧的半导体衬底100的ρ+型掺杂区接地GND。在所述半导体衬底100的表面具有多个浅沟槽隔离结构101限定出ρ+型掺杂区21和η+型掺杂区22的位置并使得其互相隔离。这样结构或者类似这样结构的二极管在Vk彡OV这样的条件下，满足Va>Vk>0、Vk>Va>0或Va〈0〈Vk这三种条件中的一种可以实现正常工作。如果Vk小于GND (Vk〈0)，Vk和GND之间的PN结就会导通，图示浮置二极管中会产生从η型掺杂区流向衬底的电流。
技术实现思路
本专利技术利用高压工艺中现有的掺杂，解决了浮置二极管得受限于Vk小于GND的条件。为解决上述问题，本专利技术提供了一种浮置二极管，包括处于半导体衬底中的第一掺杂区，处于第一掺杂区内的第二掺杂区，处于第二掺杂区内的第三掺杂区；第一掺杂区边界外的半导体衬底表面具有一第一重掺杂区，所述第一掺杂区的边界和第二掺杂区的边界之间的半导体衬底表面具有一第二重掺杂区；所述第三掺杂区内的半导体衬底表面具有一第一重掺杂区和两个第二重掺杂区；其中，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型相同，第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型相同，第一掺杂区和所述第二掺杂区的掺杂类型相反。可选的，所述第一重掺杂区和第二重掺杂区引出电极。可选的，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型为N型；所述第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型为P型。可选的，所述第三掺杂区中的两第二重掺杂区互相电连接并引出所述浮置二极管的阴极，所述第三掺杂区中的第一重掺杂区引出所述浮置二极管的阳极，所述第一掺杂区中的第二重掺杂区和第一掺杂区边界外的半导体衬底中的第一重掺杂区互相电连接并接地。可选的，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型为P型；所述第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型为N型。可选的，所述第三掺杂区中的两第二重掺杂区互相电连接并引出所述浮置二极管的阴极，所述第三掺杂区中的第一重掺杂区引出所述浮置二极管的阳极，所述第一掺杂区中的第二重掺杂区和第一掺杂区边界外的半导体衬底中的第一重掺杂区互相电连接并接地。可选的，所述第一重掺杂区和第二重掺杂区的掺杂浓度大于第三掺杂区的掺杂浓度，所述第三掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度，所述第二掺杂区的掺杂浓度大于第一掺杂区的掺杂浓度，所述第一掺杂区的掺杂浓度大于半导体衬底的掺杂浓度。可选的，所述半导体衬底上包括浅沟槽隔离结构或者硅化物掩蔽层，所述第一重掺杂区和第二重掺杂区之间具有所述浅沟槽隔离结构或者硅化物掩蔽层作为隔离。可选的，所述第三掺杂区中的第一重掺杂区位于所述第三掺杂区的中间，两第二重掺杂区位于所述第三掺杂区的两端，关于所述第一重掺杂区对称。还提供了一种如上所述的浮置二极管的制作方法，包括提供半导体衬底，所述半导体衬底具有第一掺杂类型；在所述半导体衬底的表面形成隔离结构，定义出第一重掺杂区和第二重掺杂区；然后进行形成离子注入，包括进行第一离子注入形成第一重掺杂区；进行第二离子注入形成第二重掺杂区；进行第三离子注入形成第三掺杂区；进行第四离子注入形成第二掺杂区；进行第五离子注入型形成第一掺杂区；其中，第一离子注入或第二离子注入的剂量大于第三离子注入的剂量；第三离子注入的剂量大于第四离子注入的剂量；第四离子注入的剂量大于第五离子注入的剂量；且所述第一离子注入和第二离子注入的杂质类型相反；所述第二离子注入、第三离子注入和第五离子注入的杂质类型与所述半导体衬底的掺杂类型相反；所述第一离子注入和第四离子注入的杂质类型与所述半导体衬底的掺杂类型相同。与现有技术相比，本专利技术的技术方案中将CMOS工艺中现有浮置二极管置于一个隔离的P阱内，这样解决了现有工艺中浮置二极管在使用时Vk必须大于O这个前提条件，同时防止了少数载流子注入到衬底中。附图说明图1是现有的一种浮置二极管的结构的示意图；图2是本专利技术的实施例中提供的一种浮置二极管的结构的示意图。具体实施例方式如
技术介绍
中所述，在图1中的浮置二极管中Vk和GND之间的掺杂区域为n+-n-p-p+,正好构成一个PN结。当Vk < 0，即Vk < GND时，Vk和GND之间的pn结满足正向导通的条件，使得Vk和GND之间导通，产生衬底漏电。为了解决这个问题，专利技术人提出了在半导体衬底和阱区之间加入两互相相反的掺杂区，以构成背对背的PN结，使得阱区和半导体衬底之间不管是怎样的电压关系都不会被导通，这样不会出现阱区流向半导体衬底的电流。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。实施例一 本实施例中以
技术介绍
中图1所示的浮置二极管为基础，介绍本专利技术的技术方案将其改进的浮置二极管的具体细节。如图2中所示,在P型半导体衬底100上具有大小渐缩、掺杂浓度渐增的三个掺杂区域第一 η型掺杂区201，第二 ρ型掺杂区202，第三η型掺杂区203。其中，所述第三η型掺杂区203等同于图1中的N阱20。具体的，所述第三η型掺杂区203处于第二 ρ型掺杂区202内，第二 P型掺杂区202处于第一 η型掺杂区201内。这样，在每个掺杂区和相邻掺杂区的交界处构成PN结，包括第一 η型掺杂区201和第二 ρ型掺杂区202的交界处构成ηρ结构，在第二 ρ型掺杂区202和第三η型掺杂区203的交界处构成pn结构,在第一 η型掺杂区201和ρ型半导体衬底100的交界处构成ηρ结构。这样，从N阱(第三η型掺杂区203)到半导体衬底之间构成ηρ-ρη-ηρ结构，无论从N阱的电压处于什么状态，N阱和半导体衬底之间至少会有一个PN结处于截止状态，使得N阱到半导体衬底之间在任何电压关系下都不会导通。其中，由于现有掺杂工艺的限制，不管是离子注入掺杂还是表面热扩散的掺杂方式，均只能从半导体衬底表面朝向半导体衬底内部进行掺杂。三个依次环绕的掺杂区只能够通过被环绕的掺杂区与环绕的掺杂区重叠的方式实现。故需要在掺杂工艺的时候，控制掺杂浓度，使得被环绕的掺杂区(即重叠区域)中多子的浓度大于环绕其的掺杂区中多子的浓度，这样，才能够使重叠区域反型。具体的，所述第三η型掺杂区203中的多子浓度大于第二 P型掺杂区202中多子的浓度，所述第二 ρ型掺杂区202中的多子浓度大于所述第一 η型掺杂区201中多子的浓度，所述第一本文档来自技高网...

【技术保护点】
一种浮置二极管，其特征在于，包括：第一掺杂区边界外的半导体衬底表面具有一第一重掺杂区，所述第一掺杂区的边界和第二掺杂区的边界之间的半导体衬底表面具有一第二重掺杂区；所述第三掺杂区内的半导体衬底表面具有一第一重掺杂区和两个第二重掺杂区；其中，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型相同，第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型相同，第一掺杂区和所述第二掺杂区的掺杂类型相反。

【技术特征摘要】
1.一种浮置二极管，其特征在于，包括第一掺杂区边界外的半导体衬底表面具有一第一重掺杂区，所述第一掺杂区的边界和第二掺杂区的边界之间的半导体衬底表面具有一第二重掺杂区； 所述第三掺杂区内的半导体衬底表面具有一第一重掺杂区和两个第二重掺杂区； 其中，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型相同，第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型相同，第一掺杂区和所述第二掺杂区的掺杂类型相反。2.如权利要求1所述的浮置二极管，其特征在于，所述第一重掺杂区和第二重掺杂区引出电极。3.如权利要求1所述的浮置二极管，其特征在于，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型为N型；所述第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型为P型。4.如权利要求3所述的浮置二极管，其特征在于，所述第三掺杂区中的两第二重掺杂区互相电连接并引出所述浮置二极管的阴极，所述第三掺杂区中的第一重掺杂区引出所述浮置二极管的阳极，所述第一掺杂区中的第二重掺杂区和第一掺杂区边界外的半导体衬底中的第一重掺杂区互相电连接并接地。5.如权利要求1所述的浮置二极管，其特征在于，所述第一掺杂区、第三掺杂区和第二重掺杂区的掺杂类型为P型；所述第二掺杂区、半导体衬底和第一重掺杂区的掺杂类型为N型。6.如权利要求5所述的浮置二极管，其特征在于，所述第三掺杂区中的两第二重掺杂区互相电连接并引出所述浮置二极管的阴极，所述第三掺杂区中的第一重掺杂区引出所述浮置二极管的阳极，所述第一掺杂区中的第二重掺杂区和第一掺杂区边界外的半导体衬底中的第一重掺杂区互相电连接并接地。7.如权利要求1所述的浮置二极管...

【专利技术属性】
技术研发人员：刘正超，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：