当前位置: 首页 > 专利查询>索尼公司专利>正文

半导体器件和半导体器件制造方法技术

技术编号:8564016 阅读:140 留言:0更新日期:2013-04-11 06:04
本发明专利技术的实施例提供一种半导体器件和半导体器件制造方法,可减小连接电极到配线构件的电阻变化且改善配线可靠性。形成电极通过其延伸的孔,并且在包括配线的配线层上执行过蚀刻工艺。然后,通过在该孔中嵌入铜,可形成由铜制作的电极。在电极通过作为连接区域的构件已经连接到配线后,该连接区域在热处理中被合金化,以便电连接该电极到该配线。因此,能够减小电极和该配线之间的电阻变化,并且还改善配线的可靠性。本发明专利技术可应用于半导体器件和制造该半导体器件的方法。

【技术实现步骤摘要】

总体上,本技术涉及半导体器件和制造半导体器件的方法。更具体地,本技术涉及减小电阻变化和改进配线可靠性的半导体器件,并且涉及制造该半导体器件的方法。
技术介绍
近年来,小尺寸照相机模块应用于数字静态照相机和智能电话的市场引起了人们的注意。CCD(电荷耦合器件)和CMOS(互补金属氧化物半导体)图像传感器为照相机模块中采用的典型的固态成像器件。在这样的固态成像器件的情况下,随着半导体技术上的小型化, 已经能够改善图像传感器的性能,缩小了印迹(footprint),且提高了集成度。另外,作为进一步改善图像传感器性能、进一步缩小印迹和进一步提高集成度的一项技术,已经提出了制造三维半导体集成电路的技术。该技术的典型示例报告在日本专利特开2010-245506号公报中,作为制造构成背面照射型固态摄像器件的半导体器件的技术。根据该技术,首先, 具有不同功能的半导体元件彼此接合。在此情况下,具有不同功能的半导体元件是具有像素阵列的半导体元件和具有逻辑电路的半导体元件。然后,像素阵列和逻辑电路通过利用构造为贯通硅基板的TSV (电极)彼此电连接
技术实现思路
这样,在利用贯通电极构造半导体器件的工艺中,本文档来自技高网...
<a href="http://www.xjishu.com/zhuanli/59/201210355337.html" title="半导体器件和半导体器件制造方法原文来自X技术">半导体器件和半导体器件制造方法</a>

【技术保护点】
一种半导体器件,其中:接触区域被合金化以将电极连接到配线;并且所述电极和所述配线共享合金化的所述接触区域,以在包括逻辑电路和配线的第二半导体晶片以及包括光电转换部分和配线的第一半导体晶片中将所述电极和所述配线彼此电连接。

【技术特征摘要】
2011.09.30 JP 2011-2169301.一种半导体器件,其中 接触区域被合金化以将电极连接到配线;并且 所述电极和所述配线共享合金化的所述接触区域,以在包括逻辑电路和配线的第二半导体晶片以及包括光电转换部分和配线的第一半导体晶片中将所述电极和所述配线彼此电连接。2.根据权利要求1所述的半导体器件,其中所述电极是贯通贴合到所述第二半导体晶片的所述第一半导体晶片的电极,并且所述接触区域被合金化以在所述第二半导体晶片中将所述电极和所述配线彼此电连接。3.根据权利要求2所述的半导体器件,其中,在将所述第一半导体晶片贴合到所述第二半导体晶片并且在所述电极通过其贯通所述第一半导体晶片的贯通孔上形成阻挡金属膜的工艺期间,去除所述第二半导体晶片中由铝制作的所述配线的表面上的铝氧化膜,并且所述接触区域被合金化以将由铜制作的所述电极电连接到由铝制作的所述配线。4.根据权利要求3所述的半导体器件,其中所述接触区域通过执行热处理而被合金化,以将由铜制作的所述电极电连接到由铝制作的所述配线。5.一种背面照射固态成像器件,包括 半导体器件,其中 接触区域被合金化以将电极连接到配线;并且 所述电极和所述配线共享合金化的所述接触区域,以在包括逻辑电路和配线的第二半导体晶片以及包括光电转换部分和配线的第一半导体晶片中将所述电极和所述配线彼此电连接。6.一种半导体器件制造方法,包括 合金化接触区域的工艺,以在半导体器件中将电极连接到配线,其...

【专利技术属性】
技术研发人员:清水完井上启司
申请(专利权)人:索尼公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1