操作电压的元件特定配置制造技术

提供了一种用于操作电压的元件特定配置的方法与电路。分析电路设计（309），以确定所述电路设计的最大门级延迟。确定对应于所述最大门级延迟的最小电压值与对应于默认门级延迟的默认电压值（306）。确定对应于所述最小电压和默认电压值的电压缩放比例因数（320）。合成所述电路设计，以使得所合成的设计包含所述电压缩放比例因数（408）。所述所合成的设计指定将操作电压设置为由所述电压缩放比例因数（408）按比例缩放的启动电压（410）值的值。

【技术实现步骤摘要】
【国外来华专利技术】操作电压的元件特定配置
实施例大体涉及集成电路，且更具体地说，涉及集成电路的可编程电压。
技术介绍
给定的照相平板印刷术工艺可解决的最小尺寸称为最小特征尺寸或临界尺寸。由 于特征尺寸的减小倾向于提高IC的速度性能，因此特征尺寸为兴趣参数。印刷的集成电路 (IC)的特征尺寸不是统一的。印刷工艺导致特征尺寸在批次间、在晶片间以及每个晶片中 元件间轻微变化因此，由于制造工艺的变化，例如现场可编程门阵列(FPGA)的可编程IC在 静态功率与电路延迟方面不同。慢速元件通常具有较低的静态功率，且快速元件通常具有 较高的静态功率要求。由于电路设计不断提高目标元件的速度与功率效率要求，因此开发人员在实现之 前使用精确的功率与延迟规格在目标元件上模拟并测试电路设计变得越来越重要。许多可 编程IC卖主，例如赛灵思公司(Xilinx，Inc.)，测量产品设计的若干印刷元件的切换速度， 以确定可由设计者保证的最小操作电压与最大延迟。由于元件间的变化，为使所保证的规格适用于大多数印刷元件，所保证的电压与 延迟规格发生偏差，以包含一定量的余量(headroom)。例如,测量可指示,大多数产品元件 可在IV操作电压下平均以110兆赫(MHz)或高于110兆赫操作，但小部分的元件能在相同 电压下以低达102MHz操作。所述规格可使平均速度110以IOMHz的余量偏差，以确保元件 如规格中所指示而发挥性能。工艺变化的存在降低了制造商可向消费者保证的性能与功率 规格。变化的量越大，规格偏差的余量越大。由于所包含的余量，产品设计中许多印刷元件 能够相比卖主产品规格中所保证的电压与延迟参数在较好电压与延迟参数下发挥性能。一或一个以上实施例可解决上述问题中的一或一个以上问题。
技术实现思路
在一个实施例中，提供一种用于电路设计的合成的方法。可输入描述多个延迟值 的延迟-电压数据。所述延迟值可对应于目标元件的操作电压值。可分析电路设计，以确 定所述电路设计的最大门级延迟。可确定对应于所述最大门级延迟的最小电压值与对应于 默认门级延迟的默认电压值。可确定对应于最小电压和默认电压值的电压缩放比例因数。 可合成电路设计，以使得所合成的设计包含电压缩放比例值。所合成的设计可指定将操作 电压设置为由电压缩放比例值按比例缩放的启动电压值的值。所述启动电压值可为存储在 用于实施所合成的电路设计的目标元件中的值。在此实施例中，确定最大门级延迟可包含，确定所述最大门级延迟是否处在用户 所定义的延迟约束中。确定最大门级延迟可包含，确定延迟-电压数据中对应于所述最大 门级延迟的电压值是否处在用户所定义的电压约束中。确定最大门级延迟可包含，确定用 户所定义的电压缩放比例参数是否将所述最大门级延迟按比例缩放为所选择的延迟值。确 定最大门级延迟可包含，确定延迟-电压数据中对应于所述最大门级延迟的电压值是否等于用户所定义的操作电压参数。所述方法的此实施例可进一步包括确定电路设计的每条路径的最大延迟要求，以及根据每条路径的所述最大延迟要求执行布局布线优化；其中电压-延迟数据可进一步指定目标元件的区域的相应延迟参数。确定最大门级延迟可包含使用与默认延迟相等的门级延迟模拟电路设计；验证所述模拟的输出是否正确；以及响应于验证所述模拟的所述输出正确使模拟延迟增大所选择的量；且使用所增大的模拟延迟来重复电路设计的模拟和输出的验证。在此实施例中，确定最大门级延迟可包含使用与默认电压相等的电源电压模拟电路设计；验证所述模拟的输出是否正确；响应于验证所述模拟的所述输出正确使电源电压减小所选择的量；且使用所减小的电源电压重复电路设计的模拟与输出的验证；确定电路设计的模拟产生正确输出时的最小电源电压；以及确定对应于所述最小电源电压的模拟的门级延迟。所述方法的此实施例可进一步包括从所合成的电路设计产生比特流；其中所述比特流可经进一步配置以对目标元件进行编程，以通过向外部电源发信号来设置目标元件的操作电压。在另一实施例中，提供可编程集成电路。所述可编程集成电路可包含多个可编程资源和用于耦接所述可编程资源的多个可编程布线资源。多个配置存储器晶胞可耦接到所述可编程资源，以及耦接到所述可编程布线资源。可编程集成电路也可包含非易失性存储器单元和耦接到所述非易失性存储器单元的功率控制器单元。功率控制器单元可经耦接并配置以将操作电压设置为存储在所述非易失性存储器单元中的最小值。在此实施例中，功率控制器单元可进一步耦接到输出端口 ；且所述功率控制器单元可经配置以通过在所述输出端口输出所述最小值来设置操作电压。存储在非易失性存储器单元中的所述最小值可等于针对最大操作延迟所要求的确定的最小操作电压。功率控制器单元可经配置以将操作电压设置为等于存储在非易失性存储器单元中的最小值的值，所述最小值由存储在所述非易失性存储器单元中的电压参数按比例缩放。使用配置存储器晶胞的子集，可将功率控制器单元实施在可编程资源与可编程布线资源的子集上。可使用专用硬件实施功率控制器单元。在又一实施例中，提供一种用于电路设计的合成的方法。可输入描述多个延迟值的延迟-电压数据，所述延迟值对应于目标元件的操作电压值。可由处理器从电路设计的分析确定所述电路设计的最大门级延迟。可确定对应于多个延迟值中的一个值的操作电压值中的一个值，所述多个延迟值中的所述一个值等于所确定的最大门级延迟。电路设计可经合成以使得所合成的设计指定将电压缩放比例值存储在非易失性存储器中。所合成的设计可进一步指定，将所述所合成的设计的所实现的电路的操作电压设置为所述一个操作电压值的值。在又一实施例中，提供一种用于电路设计的合成的方法。所述方法的此实施例可包含输入描述多个延迟值的延迟-电压数据，所述延迟值对应于目标元件的操作电压值；从电路设计的分析确定所述电路设计的最大门级延迟；确定对应于多个延迟值中的一个值的操作电压值中的一个值，所述多个延迟值中的所述一个值等于所确定的最大门级延迟；以及合成所述电路设计，其中所合成的电路设计指定将电压缩放比例值存储在非易失性存储器中；且将所述所合成的电路设计的所实现的电路的操作电压设置为所述一个操作电压值的值。所述方法的此实施例可进一步包含输入设计约束；其中确定电路设计的最大门级延迟可包含确定满足所述设计约束的最大门级延迟；且其中，可响应于所述操作电压值中的所述所确定的一个值小于或等于所述设计约束的而执行所述合成。所述设计约束可为特定的操作电压。所述设计约束可为最大操作电压。所述设计约束可为最大的用户所定义的门级延迟。应了解，下文具体实施方案与权利要求书中阐明多种其他实施例。附图说明查阅下文具体实施方案并参考附图，将清楚多种方面与优点，其中图1-1所示为五个实例元件的电压对时钟速度的曲线图；图1-2所示为电压缩放比例因数和对应延迟缩放比例因数的实例表格；图1-3所示为表示图1-2中所示的表格的方程的曲线图；图2所示为电压缩放比例之后的五个元件的功率对延迟的曲线图；图3所示为确定目标元件的电压缩放比例因数的过程的流程图；图4-1所示为根据多种实施例的配置有功率控制器并耦接到外部可编程电源的可编程集成电路的框图；图4-2所示为根据多种实施例的配置有功率控制器与内部功率调节器的可编程集成电路的框图；图5所示为根据若干实施例的配置有功率控制器的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.05.05 US 12/774,1101.一种用于电路设计的合成的方法，所述方法包括 输入描述多个延迟值的延迟-电压数据，所述延迟值对应于目标元件的操作电压值； 从所述电路设计的分析确定所述电路设计的最大门级延迟； 确定对应于所述最大门级延迟的最小电压值和对应于默认门级延迟的默认电压值；确定对应于所述最小电压值和所述默认电压值的电压缩放比例因数；以及合成所述电路设计，其中所合成的电路设计包含所述电压缩放比例因数，且所述所合成的电路设计指定将操作电压设置为由所述电压缩放比例因数按比例缩放的启动电压值的值，其中所述启动电压值存储在用于实施所述所合成的电路设计的目标元件中。2.根据权利要求1所述的方法，其中，确定最大门级延迟包含，确定所述最大门级延迟是否处在用户所定义的延迟约束中。3.根据权利要求1所述的方法，其中，确定最大门级延迟包含，确定在所述延迟-电压数据中对应于所述最大门级延迟的电压值是否处在用户所定义的电压约束中。4.根据权利要求1所述的方法，其中，确定最大门级延迟包含，确定用户所定义的电压缩放比例参数是否将所述最大门级延迟按比例缩放为所选择的延迟值。5.根据权利要求1所述的方法，其中，确定最大门级延迟包含，确定在所述延迟-电压数据中对应于所述最大门级延迟的电压值是否等于用户所定义的操作电压参数。6.根据权利要求1至5中任一权利要求所述的方法，进一步包括 确定所述电路设计的每条路径的最大延迟要求，以及根据每条路径的所述最大延迟要求执行布局布线优化； 其中所述电压-延迟数据进一步指定所述目标元件的区域的相应延迟参数。7.根据权利要求1所述的方法，其中，确定最大门级延迟包含 使用与所述默认延迟相等的门级延迟模拟所述电路设计； 验证所述模拟的输出是否正确；以及 响应于验证所述模拟的所述输出正确 使所述模拟延迟增大所选择的量；且 使用所增大的所述模拟延迟来重复所述电路设计的模拟和输出的验证。8.根据权利要求1所...

【专利技术属性】
技术研发人员：提姆·图安，大卫·Y·钟，罗纳德·L·克廉，安德鲁·J·狄贝特斯，马修·H·克莱，
申请(专利权)人：吉林克斯公司，
类型：
国别省市：