多栅器件的形成方法技术

本发明专利技术实施例提供了一种多栅器件的形成方法，包括：提供基底，所述基底包括氧化层和形成在所述氧化层表面的半导体薄膜；形成位于所述半导体薄膜表面的图案层，所述图案层具有第一开口；形成位于所述第一开口的侧壁的侧墙；去除所述图案层；在去除所述图案层后，刻蚀所述半导体薄膜、形成与所述侧墙相对应的牺牲层；形成位于所述牺牲层的两侧的鳍部。本发明专利技术实施例形成的鳍部的特征尺寸小，器件的性能好，形成工艺简单。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种。
技术介绍
随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。鳍式场效应晶体管(Fin FET)是一种常见的多栅器件，图1示出了现有技术的一 种鳍式场效应晶体管的立体结构示意图。如图1所示，包括半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14 一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。现有技术的，包括请参考图2，提供基底20，在所述基底20表面形成有图形化的光刻胶层21。请参考图3，以所述图形化的光刻胶层21为掩膜，刻蚀所述基底20，形成凸出的鳍部23。然而，现有技术形成的多栅器件的鳍部23的特征尺寸较大，器件性能改善不大。更多关于请参考专利号为“US7868380B2”的美国专利。
技术实现思路
本专利技术解决的问题是提供一种形成具有更小特征尺寸的鳍部、器件性能好的。为解决上述问题，本专利技术提供了一种，包括提供基底，所述基底包括氧化层和形成在所述氧化层表面的半导体薄膜；形成位于所述半导体薄膜表面的图案层，所述图案层具有第一开口 ；形成位于所述第一开口的侧壁的侧墙；去除所述图案层；在去除所述图案层后，刻蚀所述半导体薄膜、形成与所述侧墙相对应的牺牲层；形成位于所述牺牲层的两侧的鳍部。可选地，所述半导体薄膜的材料为SiGe或SiC。可选地，所述鳍部的材料为Si。可选地，所述鳍部的特征尺寸为l_8nm。可选地，所述鳍部的形成工艺为选择性外延生长工艺。可选地，所述选择性外延生长工艺的参数为压力0. 1-0. 3Torr,温度1500-1800°C，流量为 150-300sccm 的 SiH2Cl2,流量为 20_50sccm 的 HCl，流量为 10-20SLM的H2。可选地，所述侧墙的宽度为4_20nm。可选地，所述图案层的材料为SiON。可选地，所述图案层的形成工艺为等离子体沉积工艺。·可选地，所述侧墙的材料为SiN或多晶硅。可选地，还包括形成位于所述半导体薄膜表面的硬掩膜层，所述图案层形成在所述硬掩膜层表面。可选地，所述硬掩膜层的材料为氧化硅。可选地，所述硬掩膜层的形成工艺为热氧化工艺或化学气相沉积工艺。可选地，还包括在所述鳍部形成后，去除所述硬掩膜层和牺牲层。可选地，去除所述牺牲层采用的工艺为刻蚀工艺，所述刻蚀工艺的参数为温度600-800°C，压力为I个大气压,流量为150-300sccm的HC1，流量为15-30SLM的H2。可选地，还包括对所述鳍部进行氧化工艺和退火工艺。可选地，所述氧化工艺的参数范围为在温度为600°C -800°C的环境下，通入02，氧化时间为2_4min。可选地，所述退火工艺的参数范围为在温度为600°C -800°C的环境下，通入N2,退火时间为2_4min。与现有技术相比，本专利技术具有以下优点本专利技术实施例的，在所述第一开口的侧壁形成侧墙，在后续工艺中形成与所述侧墙相对应的牺牲层，之后再形成位于所述牺牲层的两侧的鳍部。本专利技术实施例以牺牲层作为支撑，在牺牲层的两侧形成鳍部，避免了现有技术刻蚀形成鳍部时出现的断裂或移动等问题，形成的所述鳍部的宽度可以更小，形成的多栅器件的性能好。本专利技术实施例的，采用选择性外延生长工艺在所述牺牲层两侧形成鳍部，不仅避免了现有技术刻蚀形成鳍部时出现的断裂或移动等问题，形成的鳍部不仅宽度小，并且采用选择性外延生长工艺，所述牺牲层两侧形成的鳍部的表面平整，节省了工艺步骤，且进一步提高了多栅器件的性能。附图说明图1是现有技术的鳍形场效应管的立体结构示意图；图2-图3是现有技术的多栅器件的形成过程的剖面结构示意4是本专利技术实施例的的流程示意图；图5-图11是本专利技术实施例的多栅器件的形成过程的剖面结构示意图。具体实施例方式正如
技术介绍
所述，现有技术的中，形成的多栅器件的鳍部的特征尺寸较大，不利于提高多栅器件的驱动电流，限制了多栅器件的性能。经过研究，本专利技术实施例的专利技术人发现，现有技术在形成特征尺寸较小的鳍部时，鳍部的两侧没有支撑，极易发生断裂或移动。因此，形成的鳍部的特征尺寸受到限制。经过进一步研究，本专利技术实施例的专利技术人提供了一种。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。·请参考图4，图4为本专利技术实施例的的流程示意图。步骤S201，提供基底，所述基底包括氧化层和形成在所述氧化层表面的半导体薄膜；形成位于所述半导体薄膜表面的图案层，所述图案层具有第一开口 ；步骤S203，形成位于所述第一开口的侧壁的侧墙；步骤S205，去除所述图案层；步骤S207，在去除所述图案层后，刻蚀所述半导体薄膜、形成与所述侧墙相对应的牺牲层；步骤S209，形成位于所述牺牲层的两侧的鳍部。请参考图5-图11，图5-图11示出了本专利技术实施例的多栅器件的形成过程的剖面结构示意图。请参考图5，提供基底，所述基底包括氧化层300和形成在所述氧化层300表面的半导体薄膜301 ;所述半导体薄膜301表面形成有硬掩膜层303 ;所述硬掩膜层303表面形成有图案层305，所述图案层305具有第一开口 306。所述基底用于为后续工艺提供工作平台。在本专利技术的实施例中，为使得多栅器件的电路设计更加简单，更易实现集成化，所述基底为绝缘体上硅。其中，所述氧化层300的材料为氧化硅(oxide);所述半导体薄膜301用于后续形成牺牲层，所述半导体薄膜301的厚度至少等于后续形成的鳍部的厚度。所述半导体薄膜301的材料为SiGe或SiC。在本专利技术的实施例中，所述半导体薄膜301的材料为SiGe。所述硬掩膜层303用于后续工艺中保护半导体薄膜301不受损坏，所述硬掩膜层303的材料为氧化硅。所述硬掩膜层303的形成工艺为化学气相沉积工艺(CVD)或者热氧化工艺。需要说明的是，在本专利技术的其他实施例中，也可以不在所述半导体薄膜301表面形成硬掩膜层303，而是直接形成位于所述半导体薄膜301表面的图案层305。所述图案层305具有第一开口 306，所述第一开口 本文档来自技高网...

【技术保护点】
一种多栅器件的形成方法，其特征在于，包括：提供基底，所述基底包括氧化层和形成在所述氧化层表面的半导体薄膜；形成位于所述半导体薄膜表面的图案层，所述图案层具有第一开口；形成位于所述第一开口的侧壁的侧墙；去除所述图案层；在去除所述图案层后，刻蚀所述半导体薄膜、形成与所述侧墙相对应的牺牲层；形成位于所述牺牲层的两侧的鳍部。

【技术特征摘要】

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：