一种AHB总线时钟切换电路制造技术

本发明专利技术公开了一种AHB总线时钟切换电路，包括：无毛刺时钟切换电路，具有两个输入时钟，时钟选择信号和总线时钟输出；D触发器，D端接时钟选择信号，时钟端接总线时钟输出，其Q端接一异或门的输入端和其它从设备；异或门，其两个输入端分别接所述D触发器的D端和Q端，其输出端接一非门的输入端；非门，其输入端接所述异或门的输出端，其输出端接一与门的一输入端。与门，其一输入端接所述非门的输出端，另一输入端接原有总线上从设备回应信号。本发明专利技术的AHB总线时钟切换电路使总线时钟切换不会发生在时钟切换指令后一条指令的执行过程中，不需要从设备能支持时钟频率切换发生在其他指令执行过程中，降低了从设备的设计难度和制造成本。

【技术实现步骤摘要】
一种AHB总线时钟切换电路
本专利技术涉及集成电路制造领域，特别是涉及一种AHB总线时钟切换电路。
技术介绍
目前，AHB(AdvancedHighperformanceBus)主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的片上系统总线。在SOC系统应用中，特别是在整体系统功耗受限，在不同时间段所需执行的程序的计算强度不同的运用中；总线上的时钟为了更合理的运用功耗在不同时间段，随着程序计算强度不同而切换。即在程序不需要高速执行的时候，用低频率的总线时钟，而在需要高速执行的时候，用高频率的总线时钟。为解决在实际应用中总线时钟频繁切换的问题，总线时钟切换技术逐渐形成。常用的解决方案是采用一种可以避免时钟切换时产生毛刺的电路，把它直接作为SOC系统的时钟切换电路。这种解决方案在实际应用中会使总线时钟切换发生在时钟切换指令后一条指令的执行过程中，要求总线上的从设备能支持时钟频率切换发生在时钟切换指令后一条指令执行过程中，对从设备的要求高，增加了从设备的设计难度和制造成本。
技术实现思路
本专利技术要解决的技术问题是提供一种AHB总线时钟切换电路，使总线时钟切换不会发生在本文档来自技高网...

【技术保护点】
一种AHB总线时钟切换电路，其特征在于，包括：一无毛刺时钟切换电路，其具有两个输入时钟，一个时钟选择信号和一个总线时钟输出，通过选择信号从两个输入时钟中选择一个时钟作为AHB总线时钟输出信号；一D触发器，其D端接时钟选择信号，其时钟端接总线时钟输出，其Q端接一异或门的输入端和其它从设备；一异或门，其两个输入端分别接所述D触发器的D端和Q端，其输出端接一个非门的输入端；一非门，其输入端接所述异或门的输出端，其输出端接一个与门的一输入端。一与门，其一个输入端接所述非门的输出端，另一个输入端接原有总线上从设备回应信号，其输出作为AHB总线上的从设备回应信号。

【技术特征摘要】
1.一种AHB总线时钟切换电路，其特征在于，包括：一无毛刺时钟切换电路，其具有两个输入时钟，一个时钟选择信号和一个总线时钟输出，通过选择信号从两个输入时钟中选择一个时钟作为AHB总线时钟输出信号；一D触发器，其D端接时钟选择信号，其时钟端接总线时钟输出，其Q端接一异或门的输入端和其它从设备；一异或门，其两个输入端分别接所述D触发器的D端和Q端，其输出端接一个非门的输入端；一非门，其输...

【专利技术属性】
技术研发人员：王吉健，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：