时钟门控电路和总线系统技术方案

本发明专利技术提供了一种时钟门控电路和总线系统。本技术提供了在降低适于作为单元来处理事务的总线系统的功耗方面的优异的有利效果。此处公开的是时钟门控电路，包括：时钟使能信号生成部，所述时钟使能信号生成部适于在由总线系统分割成的多个区中的每一个区中对未完成的事务的数目进行计数，从而生成用于多个区中的每一个区的时钟使能信号；以及掩蔽时钟生成部，所述掩蔽时钟生成部适于通过使用用于多个区中的每一个区的时钟使能信号来掩蔽时钟从而生成被掩蔽的时钟。

【技术实现步骤摘要】
时钟门控电路和总线系统
本技术涉及一种总线系统，更具体地说，涉及一种用于总线系统的时钟门控电路。
技术介绍
随着越来越多的主站和从站被连接，并且由于例如分割总线协议的引入而导致的越来越大的栅极规模，总线系统的功耗倾向于增长得越来越大。因此，已提出被设计为控制时钟的供应以抑制总线系统的功耗的技术。在使用多个总线的计算系统中，例如，已提出只将时钟提供给适于传递数据的总线的技术(参照例如日本专利早期公开No.2008-305215)。
技术实现思路
在上述的相关技术中，通过生成来自前一级的请求信号与时钟的逻辑积来将时钟提供给每一级。即，只有当数据被输入时才提供时钟。然而，随着在最近的总线系统中使用分割总线协议，请求和对该请求的响应在事务中是分开和异步地被执行的。其结果是，单独处理它们是效率低下的。鉴于上述情况，希望提供适于作为单元来处理事务的总线系统的降低的功耗。根据本技术的第一模式，提供了一种时钟门控电路，其包括时钟使能信号生成部和掩蔽时钟生成部。时钟使能信号生成部在由总线系统分割成的多个区中的每一个区中对未完成的事务的数目进行计数，从而生成用于多个区中的每一个区的时钟使能信号。掩蔽时钟生成本文档来自技高网...

【技术保护点】
一种时钟门控电路，包括：时钟使能信号生成部，所述时钟使能信号生成部适于在由总线系统分割成的多个区中的每一个区中对未完成的事务的数目进行计数，从而生成用于所述多个区中的每一个区的时钟使能信号；以及掩蔽时钟生成部，所述掩蔽时钟生成部适于通过使用用于所述多个区中的每一个区的所述时钟使能信号来掩蔽时钟从而生成被掩蔽的时钟。

【技术特征摘要】
2011.11.14 JP 2011-2481481.一种时钟门控电路，包括：时钟使能信号生成部，所述时钟使能信号生成部适于在由总线系统分割成的多个区中的每一个区中对未完成的事务的数目进行计数，从而生成用于所述多个区中的每一个区的时钟使能信号；以及掩蔽时钟生成部，所述掩蔽时钟生成部包括：逻辑总和门，所述逻辑总和门适于生成由所述时钟使能信号生成部生成的所述时钟使能信号的逻辑总和，以及时钟使能器，所述时钟使能器适于通过使用由所述逻辑总和门提供的所述逻辑总和来为所述多个区中的每一个区掩蔽时钟，从而生成要被提供至所述多个区的相应区的被掩蔽的时钟。2.如权利要求1所述的时钟门控电路，其中，所述时钟使能信号生成部在请求被输入到所述多个区中的每一个区时增加所述未完成的事务的数目，并在对所述请求的响应被输出时减少所述未完成的事务的数目，从而对所述未完成的事务的数目进行计数，并且所述掩蔽时钟生成部在所述未完成的事务的数目是零时掩蔽所述时钟并输出所述被掩蔽的时钟，并且在所述未完成的事务的数目是一个或多个时按原样输出所述时钟作为所述被掩蔽的时钟。3.如权利要求1所述的时钟门控电路，其中，所述时钟使能信号生成部包括计数器，所述计数器适于在请求被输入到所述多个区中的每一个区时增加所述未完成的事务的数目并且在对所述请求的响应被输出时减少所述未完成的事务的数目，从而对所述未完成的事务的数目进行计数，并且所述时钟使能器在所述未完成的事务的数目是零时掩蔽所述时钟并输出所述被掩蔽的时钟，并且在未完成的事务的数目是一个或多个时按原样输出所述时钟作为所述被掩蔽的时钟。4.一种总线系统，包括：多个请求解码器，每一个请求解码器被设置成与多个主站中的每一个主站相关联以便解码来自相关联的主站的请求；多个请求仲裁器，每一个请求仲裁器被设置成与多个从站中的每一个从站相关联，以便仲裁由所述多个请求解码器解码的请求并将所述请求输出到相关联的从站；多个响应解码器，每一个响应解码器...

【专利技术属性】
技术研发人员：青木苏美，
申请(专利权)人：索尼公司，
类型：发明
国别省市：