非易失性存储器NVM位单元的读取和写入操作具有不同的最佳参数，从而在所述NVM位单元的设计期间产生冲突。所述NVM位单元中的单一位线阻止最佳的读取性能。可通过在两条位线之间分离NVM位单元中的读取路径和写入路径来改进读取性能。所述NVM位单元的读取位线具有低电容，以用于改进读取操作速度和减小电力消耗。所述NVM位单元的写入位线具有低电阻以处置在写入操作期间存在的大电流。所述NVM位单元的存储器元件可为熔丝、反熔丝、eFUSE或磁性隧道结。可使用差动感测读取操作来进一步增强读取性能。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及非易失性存储器(NVM)。更具体来说，本专利技术涉及通过分离位线来增强非易失性存储器位单元的性能。
技术介绍
·非易失性存储器(NVM)位单元(例如eFUSE位单元)具有用于对位单元进行读取和写入操作的单一位线和用于读取和写入操作的单一存取晶体管。然而，读取和写入操作具有不同操作特性，当设计NVM位单元时，此产生冲突。下文将参看图I来描述常规的NVM位单元。图I为说明常规的非易失性存储器位单元的电路示意图。NVM位单元100包括熔丝元件102和存取晶体管104。熔丝元件102耦合到位线112和存取晶体管104。存取晶体管104的栅极耦合到字线114。NVM位单元中的写入操作涉及最好由低电阻位线处置的大电流。另外，用于写入操作的存取晶体管占据大的裸片区域以处置大电流。低电阻、大位线具有大的电容。举例来说，一些常规位线具有若干微微法拉的电容。NVM位单元中的读取操作涉及最好由低电容位线处置的小感测电流。因此，当设计用于读取和写入操作的NVM位单元时，出现设计冲突。用于写入操作的位线的大电容导致低的读取速度和高的平均读取电流和浪涌读取电流。由于NVM位单元共享用于读取和写入操作的单一位线，所以NVM位单元不能经设计用于高电压操作与低电压操作两者。另外，在NVM位单元的单一位线上操作多个电压(写入电压和读取电压)增加了耦合到NVM位单元的周边电路的复杂性。NVM位单元的替代性设计包括差动布置。图2为说明具有差动感测的常规非易失性存储器位单元的电路示意图。NVM位单元200包括耦合到奇数位线206的熔丝元件202和耦合到偶数位线226的熔丝元件222。存取晶体管204耦合到熔丝元件202且由奇数字线214来控制。存取晶体管224耦合到熔丝元件222且由偶数字线234来控制。尽管所述差动设计可增加读取性能，但添加第二位线增加了位线的电阻，因为在裸片上的可用导线层(例如，金属层)由奇数位线206和偶数位线226共享。当将较少的导线层指派给一位线时，所述位线的电阻增加。因此，需要较可靠和较高性能的非易失性存储器位单元
技术实现思路
根据一个实施例，非易失性存储器(NVM)位单元包括耦合到写入位线的第一 NVM一次性写入元件。所述位单元还包括将第一 NVM—次性写入元件耦合到接地的第一写入存取晶体管。所述第一写入存取晶体管的栅极耦合到写入字线。所述位单元还包括将第一NVM 一次性写入元件耦合到读取位线的第一读取存取晶体管。所述第一读取存取晶体管的栅极耦合到读取字线。根据另一实施例，一种从非易失性存储器(NVM) —次性写入元件进行读取的方法包括将耦合到NVM —次性写入元件的写入位线偏置到零。所述方法还包括将高信号施加到读取字线以接通将NVM—次性写入元件耦合到读取位线的读取存取晶体管。所述方法进一步包括感测穿过NVM —次性写入元件的电流以确定NVM —次性写入元件的状态。根据进一步实施例，一种写入到非易失性存储器(NVM) —次性写入元件的方法包括将写入电压施加到耦合到NVM —次性写入元件的写入位线。所述方法还包括将高信号施加到写入字线以接通写入存取晶体管从而导致电流流过NVM—次性写入元件。 根据又一实施例，一种设备包括非易失性存储器(NVM) —次性写入元件。所述设备还包括用于写入到NVM —次性写入元件的装置，其耦合到所述NVM —次性写入元件。所述设备进一步包括将NVM —次性写入元件耦合到接地的写入晶体管。所述写入晶体管的栅极耦合到写入字线。所述设备还包括用于从NVM—次性写入元件进行读取的装置。所述设备进一步包括将NVM—次性写入元件耦合到读取装置的读取晶体管。所述读取晶体管的栅极耦合到读取字线。此已概述(而非广泛地)本专利技术的特征和技术优点以便可更好地理解下文的详细描述。将在下文描述本专利技术的额外特征和优点。所属领域的技术人员应了解，本专利技术可容易用作修改或设计用于进行本专利技术的相同目的的其它结构的基础。所属领域的技术人员还应认识到，此些等效建构不脱离如在附加的权利要求书中所阐述的本专利技术的教示。当结合附图进行考虑时，从以下描述将更好地理解据信为本专利技术的特性的新颖特征(关于其组织和操作方法)连同进一步目标和优点。然而，应明确理解，所述图中的每一者仅出于说明和描述的目的而被提供且不意欲界定本专利技术的限制。附图说明为了更全面地理解本专利技术，现对结合附图进行的以下描述作出参考。图I为说明常规非易失性存储器位单元的电路示意图。图2为说明具有差动感测的常规非易失性存储器位单元的电路示意图。图3为根据一个实施例的说明示范性非易失性存储器位单元的电路示意图。图4为根据一个实施例的说明具有差动感测的示范性非易失性存储器位单元的电路不意图。图5为根据一个实施例的说明一示范性非易失性存储器位单元阵列的电路示意图。图6为根据一个实施例的说明与示范性非易失性存储器位单元等效的电路的电路不意图。图7为根据一个实施例的说明随位单元高度而变的位单元电阻的曲线图。图8为展示其中可有利地使用本专利技术的一实施例的示范性无线通信系统的方框图。图9为根据一个实施例的说明用于半导体组件的电路、布局和逻辑设计的设计工作站的方框图。具体实施例方式具有用于读取和写入操作的单独物理位线的非易失性存储器(NVM)位单元与单一位线NVM位单元相比提供经改进的读取和写入性能。所述NVM位单元中的位线中的每一者经设计以用于读取或写入操作。因此，在读取操作期间提供低位线电容且在写入操作期间提供低电阻。图3为说明根据一个实施例的示范性非易失性存储器位单元的电路示意图。NVM位单元300包括耦合到写入位线322的存储器元件302。存储器元件302可为(例如)熔丝、反熔丝、eFUSE或磁性隧道结(MTJ)。根据一个实施例，存储器元件302为一次性写入装 置，其每位单元至多被写入一次。写入存取晶体管306耦合到存储器元件302和接地。写入存取晶体管306的栅极耦合到写入字线316。读取存取晶体管304耦合到存储器元件302和读取位线324。读取存取晶体管304的栅极耦合到读取字线314。根据一个实施例，读取位线324为经设计以用于高性能读取操作的低电容位线。根据一个实施例，写入位线322为经设计以用于高电流写入操作的低电阻位线。可通过将金属层添加到写入位线322来减小写入位线322的电阻。可通过隔离读取位线324且将低信号置于读取字线314上而对存储器元件302执行写入操作。写入电压被施加到写入位线322且高信号被施加到写入字线316。根据一个实施例，写入电压为I. 8伏且高信号为I. O伏。写入存取晶体管306接通以允许电流从写入位线322流过存储器元件302到达耦合到写入存取晶体管306的接地。根据一个实施例，存储器元件302为熔丝元件且穿过存储器元件302的电流切断熔丝，从而在读取操作期间在存储器元件302处导致开路。可通过将低信号置于写入字线316上而对存储器元件302执行读取操作。通过列保持器(未图示)而将写入位线322偏置到零且将高信号施加到读取字线314。根据一个实施例，高信号为I. O伏。读取存取晶体管304接通以使电流从写入位线322传导穿过存储器元件302到达读取位线324。可测量穿过存储器元件302的电流的量以确定存储器元件302的状态本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：叶辛·泰尔齐奥卢，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。