多端口存储元件和包括其的半导体设备及系统技术方案

本发明专利技术提供了一种多端口存储元件和包括其的半导体设备。该多端口存储元件包括：第一端口；不同于第一端口的第二端口；耦接到第一端口的第一处理器能访问的第一存储区；耦接到第二端口的第二处理器能访问的第二存储区；以及第一处理器和第二处理器两者都能访问的公共存储区，包括多个存储体，其中当第一处理器访问多个存储体中的第一存储体时，第二处理器访问多个存储体中的第二存储体。

【技术实现步骤摘要】

与示范实施例一致的装置和方法涉及多端口存储元件和包括其的半导体设备及系统。
技术介绍
在一个系统中采用多个处理器的多处理器系统被安装在便携电子设备中(诸如，便携多媒体播放器(PMP)、移动电话机、智能电话机、全球定位系统(GPS)、导航设备、数字照相机、数字摄像机、个人数据助理(PDA)等)，以便使便携电子设备运行或操作得更快且更顺畅。为了满足用户对于聚合(convergence)的要求,例如,移动电话机在基本电话操作之外还可以具有音乐、游戏、照相机、结算(settlement)或视频操作。因此，移动电话机可以采用具有通信调制/解调操作的通信处理器和具有除了通信操作之外的应用操作的媒体处理器。 在多处理器系统中采用来存储处理数据的半导体存储器可以在操作或功能方面改变。例如，半导体存储器可以具有多个访问端口并且通过该访问端口同时输入和输出数据。现有技术的多端口半导体存储设备(诸如OneDRAM (这是三星电子的注册商标))是熔丝存储(fusion memory)芯片，其能够显著增大移动设备内在通信处理器与媒体处理器之间的数据处理速度。典型地，两个处理器需要两个存储器。然而，由于OneDRAM能够通过单个芯片在多个处理器之间路由数据，所以不需要多个存储器。
技术实现思路
一个或更多示范实施例的各方面提供了具有增大的操作速度和提高的操作效率的多〗而口存储兀件。一个或更多示范实施例的各方面还提供了包括该多端口存储元件的半导体设备。一个或更多示范实施例的各方面还提供了包括该半导体设备的半导体系统。然而，一个或更多示范实施例的各方面不限于这里阐述的实施例。通过参考下文给出的示范实施例的详细描述，上述和其他方面对于本领域一般技术人员而言将变得更明显。根据示范实施例的一方面，提供了一种多端口存储元件，包括一种多端口存储元件，包括第一端口 ；不同于第一端口的第二端口 ；耦接到第一端口的第一处理器能访问的第一存储区；耦接到第二端口的第二处理器能访问的第二存储区；以及第一处理器和第二处理器两者都能访问的公共存储区，包括多个存储体，其中当第一处理器访问多个存储体中的第一存储体时，第二处理器访问多个存储体中的第二存储体。根据另一示范实施例的一方面，提供了一种半导体设备，包括一个或更多非易失性存储元件；存储控制器，控制该一个或多个非易失性存储元件的操作；以及多端口存储元件，包括第一端口、不同于第一端口的第二端口、耦接到第一端口的存储控制器能访问的第一存储区、耦接到第二端口的处理器能访问的第二存储区、以及存储控制器和处理器两者都能访问的公共存储区，其中公共存储区包括多个存储体，以及当存储控制器访问多个存储体中的第一存储体时，该处理器访问多个存储体中的第二存储体。根据另一不范实施例的一方面，提供了一种半导体系统，包括一个或多个非易失性存储元件；存储控制器，控制一个或多个非易失性存储元件的操作；执行操作的处理器；以及多端口存储元件，包括第一端口、不同于第一端口的第二端口、耦接到第一端口的存储控制器能访问并且存储关于一个或多个非易失性存储元件的页面映射数据的第一存储区、耦接到第二端口的处理器能访问并且用作系统主存储区的第二存储区、以及存储控制器和处理器两者都能访问的公共存储区，其中公共存储区包括多个存储体，当存储控制器访问多个存储体中的第一存储体时，该处理器访问多个存储体中的第二存储体。根据另一示范实施例的一方面，提供了一种多端口存储元件，包括第一端口 ；不同于第一端口的第二端口 ；由耦接到第一端口的第一处理器和耦接到第二端口的第二处理器两者都能访问的公共存储区，其包括多个存储体，其中第一处理器能访问多个存储体中 的第一存储体，同时第二处理器能访问多个存储体中的第二存储体。根据另一示范实施例的一方面，提供了一种包括公共存储区的多端口存储元件的操作方法，该方法包括将第一处理器耦接到多端口存储元件的第一端口和将第二处理器耦接到多端口存储元件的不同于第一端口的第二端口 ；以及由第一处理器访问公共存储区的第一存储体，同时由第二处理器访问公共存储区的第二存储体。附图说明通过参考附图详细描述示范实施例，上述和其它方面和特征将变得更加明显，附图中图I为根据示范实施例的半导体系统的框图；图2为图I中所示的公共存储区的框图；图3为示出根据示范实施例的半导体系统的应用实例的图；图4和图5示出实现图3的存储器链式架构(MLA)的存储模块；图6为示出根据示范实施例的半导体系统的另一应用实例的图；图7和图8示出实现图6的MLA的存储模块；以及图9和图10示出实现图6的MLA的堆叠封装。具体实施例方式现将参考附图在其后更加全面地描述示范实施例。然而，示范实施例可以以不同的形式实现且不应解释为限于这里阐述的示范实施例。而是，提供这些示范实施例使得本公开充分和完整，且向那些本领域的技术人员全面地传达专利技术构思。贯穿说明书中相同的附图标记指示相同的元件。在附图中，为了清晰夸大了层和区域的厚度。在描述示范实施例的上下文中术语“一”和“一个”和“该”以及类似的指示物的使用将被解释为涵盖单数和复数形式两者，除非在此指示另外的意思或清楚地与上下文相反。术语“包括”、“具有”和“包含”应解释为开放的术语(即，含义为“包括，但不限于”)，除非另外指明。除非另有限定，这里使用的所有技术和科学术语具有本专利技术属于的领域的普通技术人员共同理解的相同的意思。应当注意在此给出的任意和所有实例或者示范术语的使用仅旨在更好地阐明示范实施例而非限制本专利技术的范围，除非另有规定。此外，除非另有限定，在通常使用的字典中定义的所有术语不可过度地解释。图I为根据示范实施例的半导体系统的框图。参考图I，半导体系统包括多端口存储元件300、存储控制器100、处理器200和多个非易失性存储元件410_1至410_n。存储控制器100可以控制多个非易失性存储元件410_1至410_n的操作。这里，存储控制器100可以包括用于它的操作的处理器(未示出)(例如，第一处理器)。处理器200(例如，第二处理器)可以用作半导体系统的主处理器(host processor)。多端口存储元件300可以是，但不限于，OneDRAM。存储控制器100、多端口存储元件300和非易失性存储元件410_1至410_n形成存 储器链式架构(MLA) 500.基本地，处理器200可以用作且操作为主处理器。特别地，处理器200可以执行用于驱动半导体系统的操作系统(OS)的操作。存储控制器100可以从多个非易失性存储元件410_1至410_11读取用于处理器200的操作的数据(在下文，称为“原始数据”)，或者可以将处理器200的操作产生的数据写入多个非易失性存储元件410_1至410_11中(在下文，称为“操作数据”)。然而，应当理解，另一示范实施例不限于此。如果必要或需要，额外的功能和操作可以被加入到存储控制器100和处理器200。存储控制器100经由第一数据总线BlO连接到多端口存储元件300，处理器200经由第二数据总线B20连接到多端口存储元件300。S卩，存储控制器100和处理器200共用多端口存储元件300。因此，根据示范实施例的半导体系统不需要采用两个存储元件以用于存储控制器100和处理器200的操作。这确保低的系统实施成本本文档来自技高网...

【技术保护点】
一种多端口存储元件，包括：第一端口；不同于所述第一端口的第二端口；耦接到所述第一端口的第一处理器能访问的第一存储区；耦接到所述第二端口的第二处理器能访问的第二存储区；以及所述第一处理器和所述第二处理器两者都能访问的公共存储区，包括多个存储体，其中所述第一处理器能访问所述多个存储体中的第一存储体，同时所述第二处理器能访问所述多个存储体中的第二存储体。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：崔栽荣，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：