一种串行数字音频总线I2S接口时钟电路的分频电路，包括串行时钟SCLK产生模块SCLK_GEN、字段选择信号WS产生模块WS_GEN和配置分频因子模块DIV_GEN；步骤1）DIV_GEN根据I2S主时钟MCLK频率值Fmclk、采样频率FWS即字段选择信号WS信号的频率、采样位数ws_length，计算出分频因子N1和N2两个值，其中N1的值为偶数；步骤2）N1和N2输入到SCLK_GEN，由SCLK_GEN产生串行时钟SCLK；步骤3）SCLK输入到WS_GEN，由WS_GEN产生WS；WS_GEN是一个可配置分频器，分频值N=ws_length×2。本发明专利技术利用两个分频因子，对MCLK分频得到非等周期的SCLK，进而再产生相应的WS信号，减少PLL电路以及额外晶振的使用，达到降低成本和减少面积。
【技术实现步骤摘要】
本专利技术涉及数字集成电路领域中用于ASIC芯片的时钟分频电路及方法，尤其是数字多媒体系统I2S接口时钟分频电路。
技术介绍
当今的数字化时代，片上系统(System On Chip, S0C)以及专用集成电路(Application Specific Integrated Circuit, ASIC)技术高速发展，以 SoC 芯片为核心的移动电子多媒体设备已经深入人们的日常生活。音频数据的采集、处理和传输是多媒体技术中重要的组成部分。目前一种主要的数字音频传输标准为飞利浦公司制定的I2S(Inter—IC Sound)总线接口协议，该协议规定了数字音频数据的格式。需要一条串行 传输位时钟SCLK，以及帧时钟WS。根据不同的音频文件格式，以及不同的应用场景，音频文件可采取的采样频率可以为以下任一种:8ΚΗζ、11· 025ΚΗζ、16ΚΗζ、22. 5ΚΗζ、24Κ、32ΚΗζ、44. 1ΚΗζ、48ΚΗζ、88. 2ΚΗζ、96ΚΗζ、192ΚΗζ 等，采样位数可以为 12bits、16bits、20bits、24bits、32bits 等。WS 信号是由SCLK根据采样位数分频得来，相应于不同的采样频率，需要不同的串行位时钟信号SCLK。以16bits的采样位数来讲，当采样频率为32ΚΗζ、44. 1ΚΗζ、48ΚΗζ、192KHz时，所需的SCLK时钟为I. 024MHz、I. 4112MHz、I. 536MHz、6. 144MHz，所需的系统主时钟MCLK就要为12. 288MHz、11. 2896MHz,24. 576MHz、49. 152MHz这样的频率，为得到这种特殊的时钟频率，传统的做法是增加锁相环产生，或是增加额外的晶振为I2S时钟电路提供时钟。在一个完备的SoC系统芯片中，一般都会有选择一个12MHz的晶振为芯片提供时钟，并且会含有USB模块。USB模块内部含有倍频模块，可以输出一个48MHz的时钟。所以我们可以利用这个12MHz的时钟，以及USB所倍频产生的48MHz时钟分频得到以上各种采样频率。
技术实现思路
本专利技术针对现有技术的成本较高的问题，以及某些特定晶振无法满足多种采样频率的音频信号传输的问题，提供一种新的数字音频I2S接口时钟电路分频电路及方法，采用此方法的电路不需要增加额外锁相环、晶振，因此可以降低成本及芯片面积。本专利技术的技术方案如下一种新的I2S接口时钟电路的分频电路及方法，当I2S工作在Master模式时，所述系统分频电路提供SCLK信号以及WS信号。I2S时钟分频电路，由配置分频因子模块DIV_GEN,串行位时钟SCLK产生模块SCLK_GEN，字段(声道)选择信号WS产生模块WS_GEN组成。结构如图I所示。其特征是，所述“配置分频因子模块”输出两个分频值N1、N2作为控制信号给SCLK_GEN模块，根据控制信号对主时钟MCLK分频产生SCLK。NI以及N2值可选硬件自动计算或软件配置。SCLK信号并不是等周期信号，信号变化呈周期性，本专利技术所实现的SCLK波形图如图2所示。SCLK作为“WS产生模块”的输入时钟，产生相应的WS信号。I2S可以工作在SLAVE模式，系统或芯片外部提供SCLK以及WS信号给I2S模块。如图3所示。需要芯片系统提供主时钟MCLK的频率值为12MHz以及48Mhz。为消除两MCLK时钟切换时可能产生的毛刺，I2S时钟接口时钟电路需要一个去毛刺选择电路Glitch_Free_MUX，如图3所示。WS_GEN模块根据总线所配置的采样位数ws_l ength值，对SCLK分频，满足 FscllcFws=--—即每个WS半周期，对应WS length个SCLK周期。如图4所示。 wsItastli x 2 t_配置分频因子模块可选配置分频因子方式，即软件配置以及硬件自动计算。硬件 自动计算分频值是根据总线配置的MCLK时钟频率值Fmelk、采样频率Fws以及采样位数WS—length,计算NI和N2值，NI为偶数。采样位数ws_length可设定为16、24以及32。其他采样位数对应的时钟信号SCLK，可以配合Gate_clock方式产生，如图5所示。软件配置是按照相应的公式计算得到NI值和N2值，再通过总线配置I2S相应寄存器。 SCLK GEN模块根据分频值NI，N2，分频产生SCLK时钟信号。每个采样频率半周期内，对应ws_length-l个周期为Tmelk/Nl个SCLK，以及一个周期为Tmelk/N2的SCLK。Tmelk为MCLK时钟周期。I2S工作在SLAVE模式时，其它模块或芯片外部提供SCLK及WS信号。在Master和Slave两模式之间切换时，为避免时钟信号SCLK产生毛刺，需要去毛刺电路Glitch_Free_MUX0本专利技术的优点及显著效果本专利技术的核心思想利用两个分频因子，对主时钟MCLK分频得到非等周期的SCLK，进而再产生相应的WS信号。从而减少PLL电路以及额外晶振的使用，达到降低成本和减少面积的目的。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施实例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中图I是本专利技术中分频电路的结构图。图2是本专利技术I2S时钟电路所产生的SCLK波形图。图3是本专利技术12S接口时钟电路分配结构框图。图4是I2S协议规定的SCLK与WS关系图。图5是I2S模块中Gate_cl0ck功能使能后，SCLK与WS的波形图。具体实施例方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图以及具体实施方式对本专利技术作进一步的详细说明。 本专利技术针对现有音频时钟产生电路技术中增加锁相环电路以及额外晶振所带来的成本上升、面积增加的问题，创造性的提出了一种利用芯片系统原有12MHz和48MHz时钟，产生支持所有采样频率的串行位时钟SCLK的机制。在本专利技术实施实例中，分频因子产生模块(DIV_GEN)根据MCLK频率、所需的采样频率(WS信号的频率)、ws_length计算出分频因子NI和N2两个值，其中NI必须为偶数。然后将两个分频因子NI和N2输入到SCLK产生模块SCLK_GEN。SCLK_GEN是一个特殊功能的分频器，用于产生SCLK。在WS的半个周期内，有ws_length_l个周期的SCLK是由MCLK经过NI分频得到，最后一个周期的SCLK是由MCLK经过N2分频得到。产生的SCLK，经过WS_GEN产生WS信号。WS_GEN是一个可配置分频器，分频值N=ws_lengthX2。因此通过MCLK的分频得到了符合协议的SCLK和WS信号，如图I所示。对于本例的应用于音频音频时钟产生电路，所述字段选择(Word Select，WS)信号即为声道选择(Word Select，WS)信号;在本专利技术实施实例中，当I2S工作在Master模式时，利用系统提供的MCLK时钟，产生SCLK信号以及WS信号；工作中Slave模式时，系统其它模块或芯片外部提供SCLK以及WS信号。该接口时钟电路如图3所示。原有时钟产生模块的设计方法如图4所示，模块接收满足采样频率要求的SCLK信 号，WS_GEN模块依据所设定采样位数WS_length对SCLK分频，本文档来自技高网...
【技术保护点】
一种串行数字音频总线I2S接口时钟电路的分频电路，其特征是包括串行时钟SCLK产生模块SCLK_GEN、字段选择信号WS产生模块WS_GEN和配置分频因子模块DIV_GEN；步骤1）DIV_GEN根据I2S主时钟MCLK频率值Fmclk、采样频率FWS即字段选择信号WS信号的频率、采样位数ws_length，计算出分频因子N1和N2两个值，其中N1的值为偶数；N1和N2的计算方法如公式1和公式2：N1=[Fmclk/(Fws×ws_length×2)]……公式1其中，“[]”为向下取整；N2=(Fmclk/Fws)/2–((word_length?1)×N1)……公式2；步骤2）N1和N2输入到SCLK_GEN，由SCLK?GEN产生串行时钟SCLK；在WS信号的半个周期内，有ws_length?1个周期的SCLK是由MCLK经过N1分频得到，最后一个周期的SCLK是由MCLK经过N2分频得到，且这个单独的SCLK周期不需要满足50%占空比要求；步骤3）SCLK输入到WS_GEN，由WS_GEN产生WS；WS_GEN是一个可配置分频器，分频值N=ws_length×2；WS_GEN模块根据ws_length值，对SCLK分频，满足每个WS半周期，对应ws_length个SCLK周期；本分频电路中的技术术语：串行数字音频总线Inter?IC?Bus?Sound，I2S；I2S的主时钟MCLK；串行时钟Serial?Clock，SCLK；字段选择信号Word?Select，WS；串行时钟SCLK产生模块SCLK_GEN；字段选择信号WS产生模块WS_GEN；配置分频因子模块DIV_GEN；MCLK的频率值Fmclk、采样频率FWS和采样位数ws_length。...
【技术特征摘要】
【专利技术属性】
技术研发人员：刘新宁，王镇，杨军，曹华洋，孙声震，张亚伟，
申请(专利权)人：东南大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。