基于FPGA的多电平SPWM脉冲产生系统及方法技术方案

本发明专利技术公开了一种基于FPGA的多电平SPWM脉冲产生系统及方法，涉及变频控制领域。该系统在FPGA上实现，所需要的全部脉冲由FPGA运算产生；该系统包括时钟分频器P、同步异步调制控制器D、运行控制参数存储器M1、幅值频率控制器M2、地址发生器M3；及n路互补载波发生器T1～Tn；三相比较器A1～An、B1～Bn、C1～Cn；三相1024点0～π/4正弦波SIN值存储器SA、SB、SC；三相正弦波幅值输出乘法器MA、MB和MC。本发明专利技术能够产生多路、高速、高精度的SPWM波形，系统运行可靠。

【技术实现步骤摘要】

本专利技术涉及变频控制领域，具体是涉及一种基于FPGA的多电平SPWM脉冲产生系统及方法。
技术介绍
变频控制系统需要用高速、多路、高精度的SPWM(SinusoidalPulseWidthModulation，正弦脉宽调制)信号来控制逆变桥的开关控制。对于多电平级联型变频控制系统，如果工作电压为10kV，至少需要48路SPWM脉冲来驱动。上述多电平级联型变频器一般用于工业大功率电机拖动场合，因此要求运行可靠。通用的DSP(DigitalSignalProcessing，数字信号处理)或者MCU(MicroControlUnit，微控制单元)，一般只能产生8路SPWM脉冲，无法满足上述应用需求；同时进行DSP或MCU运算的速度很低，无法产生多路、高速、高精度的SPWM波形。
技术实现思路
本专利技术的目的是为了克服上述
技术介绍
的不足，提供一种基于FPGA的多电平SPWM脉冲产生系统及方法，能够产生多路、高速、高精度的SPWM波形，系统运行可靠；能够以参数化的方式，轻易实现同步或异步载波调制、多载波移相、单双极性控制等功能；方便调试修改、新增功能、升级换代。本专利技术提供一种基于FPGA的多电平SPWM脉冲产生系统，用于变频控制领域，该系统在FPGA上实现，所需要的全部脉冲由FPGA运算产生；该系统包括时钟分频器P、同步异步调制控制器D、运行控制参数存储器M1、幅值频率控制器M2、地址发生器M3；及n路互补载波发生器T1～Tn：n为正整数，且1≤n≤10，每路产生一对互补的载波；T1～Tn各自的输出信号为两路相位相反的三角波，且T1～Tn相邻的输出信号之间相差一个相角；三相比较器：A1～An、B1～Bn、C1～Cn，每相n路，总共3×n个比较器；各路互补载波发生器将自身输出的双路三角波送到标号对应的A、B、C三相比较器中；三相1024点0～π/4正弦波SIN值存储器：A相1024点0～π/4正弦波SIN值存储器SA、B相1024点0～π/4正弦波SIN值存储器SB、C相1024点0～π/4正弦波SIN值存储器SC；三相正弦波幅值输出乘法器：MA、MB和MC；所述时钟分频器P用于产生FPGA所需要的高频时钟；所述运行控制参数存储器M1用于存储控制FPGA运行的关键命令和参数；n路互补载波发生器T1～Tn：按照运行控制参数产生两路三角波，这两路三角波的相位相反，其输出值送到比较器中，与调制波比较产生脉冲；三相1024点0～π/4正弦波SIN值存储器SA、SB、SC：由FPGA在芯片内部实现，分别存储着A相、B相和C相的0～π/4范围内的标准正弦波瞬时值数据，此三种瞬时值在相位上互差120°；当查询地址处于π/4～2π时，地址发生器M3送出的实际地址通过对称、平移的数学操作方式转换到0～π/4空间，完成0～2π全部正弦波瞬时值的查询；瞬时值查询完毕后，瞬时值与幅值频率控制器M2的输出幅值相乘，得到所需的调制波幅值，送到所在相的比较器中，与载波比较产生脉冲；三相比较器A1～An、B1～Bn、C1～Cn：每个比较器的输入是调制波和两路互补载波；调制波瞬时值分别与两路载波瞬时值进行比较；每个比较器输出的是两路数值比较后的电平。在上述技术方案的基础上，所述n＝5、6、8、9或10。在上述技术方案的基础上，所述运行控制参数存储器M1存储的关键命令和参数包括起动命令、停止命令、SPWM的调试方式、调制波频率、载波频率、调制波幅值、频率-电压关系曲线、传感器测量的系统电流、电压、温度数据。在上述技术方案的基础上，所述运行控制参数存储器M1向同步异步调制控制器D传递同步调制或异步调制参数，M1送到D的信号，决定T1～Tn的调制方式。在上述技术方案的基础上，所述T1～Tn的调制方式设置为同步调制时，地址发生器M3同时控制n路互补载波发生器T1～Tn和三相1024点0～π/4正弦波SIN值存储器SA、SB、SC；所述T1～Tn的调制方式设置为异步调制时，n路互补载波发生器T1～Tn各自内部计时产生载波，M3只控制三相1024点0～π/4正弦波SIN值存储器SA、SB、SC；同时D还存储移相参数与使能参数，针对每个载波发生器设置不同的移相角度，或者将不需要的载波发生器关闭掉。在上述技术方案的基础上，所述运行控制参数存储器M1向幅值频率控制器M2传递用户设定的运行参数，幅值频率控制器M2用于控制幅值和频率，M2输出的频率送给地址发生器M3，作为加减速的控制；M2输出的幅值与三相1024点0～π/4正弦波SIN值存储器SA、SB、SC的输出结果相乘，决定调制波的幅值，即决定电机的运行电压。在上述技术方案的基础上，所述运行控制参数存储器M1向地址发生器M3传递当前运行频率参数，当前运行频率的高低决定地址发生器M3更新地址的快慢，最终决定三相1024点0～π/4正弦波SIN值存储器SA、SB、SC输出的瞬时值的快慢，确定调制波的输出频率，即决定电机的运行速度。在上述技术方案的基础上，所述幅值频率控制器M2的输出有2路：一路是幅值控制信号，同时送到三个正弦波幅值输出乘法器MA、MB和MC中；另一路是频率控制信号，送到地址发生器M3中；地址发生器M3的输出信号为A、B、C三相正弦表查找地址，此地址同时送到SA、SB、SC中，查找当前的正弦波瞬时值的地址；SA、SB和SC按照M3送来的查找地址，输出A、B、C三相的当前正弦波瞬时值，分别送到三相正弦波幅值输出乘法器MA、MB、MC中。在上述技术方案的基础上，所述三相正弦波幅值输出乘法器MA、MB和MC输出的信号为实际所需的A、B、C三相正弦波瞬时值，分别送到A1～An、B1～Bn、C1～Cn中。在上述技术方案的基础上，对于A相所有的比较器A1～A10，每一个比较器都将MA送来的当前正弦波瞬时值分别与T1～Tn送来的双路三角波进行比较，输出两路比较后的电平；比较器的比较速度均为纳秒级，正弦波瞬时值和双路三角波均为16位精度数据，每一个比较器输出双路SPWM，A相所有的比较器A1～A10输出的结果是多路、高速、高精度SPWM；B相和C相的比较器也按照此方式输出多路、高速、高精度SPWM。本专利技术还提供一种应用于上述系统的基于FPGA的多电平SPWM脉冲产生方法，包括以下步骤：S1：运行控制参数存储器M1存储有本文档来自技高网...

【技术保护点】
一种基于FPGA的多电平SPWM脉冲产生系统，用于变频控制领域，其特征在于：该系统在FPGA上实现，所需要的全部脉冲由FPGA运算产生；该系统包括时钟分频器P、同步异步调制控制器D、运行控制参数存储器M1、幅值频率控制器M2、地址发生器M3；及n路互补载波发生器T1～Tn：n为正整数，且1≤n≤10，每路产生一对互补的载波；T1～Tn各自的输出信号为两路相位相反的三角波，且T1～Tn相邻的输出信号之间相差一个相角；三相比较器：A1～An、B1～Bn、C1～Cn，每相n路，总共3×n个比较器；各路互补载波发生器将自身输出的双路三角波送到标号对应的A、B、C三相比较器中；三相1024点0～π/4正弦波SIN值存储器：A相1024点0～π/4正弦波SIN值存储器SA、B相1024点0～π/4正弦波SIN值存储器SB、C相1024点0～π/4正弦波SIN值存储器SC；三相正弦波幅值输出乘法器：MA、MB和MC；所述时钟分频器P用于产生FPGA所需要的高频时钟；所述运行控制参数存储器M1用于存储控制FPGA运行的关键命令和参数；n路互补载波发生器T1～Tn：按照运行控制参数产生两路三角波，这两路三角波的相位相反，其输出值送到比较器中，与调制波比较产生脉冲；三相1024点0～π/4正弦波SIN值存储器SA、SB、SC：由FPGA在芯片内部实现，分别存储着A相、B相和C相的0～π/4范围内的标准正弦波瞬时值数据，此三种瞬时值在相位上互差120°；当查询地址处于π/4～2π时，地址发生器M3送出的实际地址通过对称、平移的数学操作方式转换到0～π/4空间，完成0～2π全部正弦波瞬时值的查询；瞬时值查询完毕后，瞬时值与幅值频率控制器M2的输出幅值相乘，得到所需的调制波幅值，送到所在相的比较器中，与载波比较产生脉冲；三相比较器A1～An、B1～Bn、C1～Cn：每个比较器的输入是调制波和两路互补载波；调制波瞬时值分别与两路载波瞬时值进行比较；每个比较器输出的是两路数值比较后的电平。...

【技术特征摘要】
1.一种基于FPGA的多电平SPWM脉冲产生系统，用于变频控
制领域，其特征在于：该系统在FPGA上实现，所需要的全部脉冲由
FPGA运算产生；该系统包括时钟分频器P、同步异步调制控制器D、
运行控制参数存储器M1、幅值频率控制器M2、地址发生器M3；及
n路互补载波发生器T1～Tn：n为正整数，且1≤n≤10，每路产
生一对互补的载波；T1～Tn各自的输出信号为两路相位相反的三角
波，且T1～Tn相邻的输出信号之间相差一个相角；
三相比较器：A1～An、B1～Bn、C1～Cn，每相n路，总共3×n
个比较器；各路互补载波发生器将自身输出的双路三角波送到标号对
应的A、B、C三相比较器中；
三相1024点0～π/4正弦波SIN值存储器：A相1024点0～π/4正
弦波SIN值存储器SA、B相1024点0～π/4正弦波SIN值存储器SB、
C相1024点0～π/4正弦波SIN值存储器SC；
三相正弦波幅值输出乘法器：MA、MB和MC；
所述时钟分频器P用于产生FPGA所需要的高频时钟；
所述运行控制参数存储器M1用于存储控制FPGA运行的关键命
令和参数；
n路互补载波发生器T1～Tn：按照运行控制参数产生两路三角波，
这两路三角波的相位相反，其输出值送到比较器中，与调制波比较产
生脉冲；
三相1024点0～π/4正弦波SIN值存储器SA、SB、SC：由FPGA
在芯片内部实现，分别存储着A相、B相和C相的0～π/4范围内的标
准正弦波瞬时值数据，此三种瞬时值在相位上互差120°；当查询地
址处于π/4～2π时，地址发生器M3送出的实际地址通过对称、平移

\t的数学操作方式转换到0～π/4空间，完成0～2π全部正弦波瞬时值的
查询；瞬时值查询完毕后，瞬时值与幅值频率控制器M2的输出幅值
相乘，得到所需的调制波幅值，送到所在相的比较器中，与载波比较
产生脉冲；
三相比较器A1～An、B1～Bn、C1～Cn：每个比较器的输入是调制
波和两路互补载波；调制波瞬时值分别与两路载波瞬时值进行比较；
每个比较器输出的是两路数值比较后的电平。
2.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系
统，其特征在于：所述n＝5、6、8、9或10。
3.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系
统，其特征在于：所述运行控制参数存储器M1存储的关键命令和参
数包括起动命令、停止命令、SPWM的调试方式、调制波频率、载
波频率、调制波幅值、频率-电压关系曲线、传感器测量的系统电流、
电压、温度数据。
4.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系
统，其特征在于：所述运行控制参数存储器M1向同步异步调制控制
器D传递同步调制或异步调制参数，M1送到D的信号，决定T1～Tn
的调制方式。
5.如权利要求4所述的基于FPGA的多电平SPWM脉冲产生系
统，其特征在于：所述T1～Tn的调制方式设置为同步调制时，地址
发生器M3同时控制n路互补载波发生器T1～Tn和三相1024点0～π/4
正弦波SIN值存储器SA、SB、SC；所述T1～Tn的调制方式设置为
异步调制时，n路互补载波发生器T1～Tn各自内部计时产生载波，
M3只控制三相1024点0～π/4正弦波SIN值存储器SA、SB、SC；同
时D还存储移相参数与使能参数，针对每个载波发生器设置不同的

\t移相角度，或者将不需要的载波发生器关闭掉。
6.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系
统，其特征在于：所述运行控制参数存储器M1向幅值频率控制器
M2传递用户设定的运行参数，幅值频率控制器M2用于控制幅值和
频率，M2输出的频率送给地址发生器M3，作为加减速的控制；M2
输出的幅值与三相1024点0～π/4正弦波SIN值存储器SA、SB、SC
的输出结果相乘，决定调制波的幅值，即决定电机的运行电压。
7.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系
统，其特征在于：所述运行控制参数存储器M1向地址发生器M3传
递当前运行频率参数，当前运行频率的高低决定地址发生器M3更新
地址的快慢，最终决定三相1024点0～π/4正弦波SIN值存储器SA、
SB、SC输出的瞬时值的快慢，确定调制波的输出频率，即决定电机
的运行速度。
8.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系
统，其特征在于：所述幅值频率控制器M2的输出有2路：一路是幅
值控制信号，同时送到三个正弦波幅值输出乘法器MA、MB和MC
中；另一路是频率控制信号，送到地址发生器M3中；地址发生器
M3的输出信号为A、B、C三相正弦表查找地址，此地址同时送到
SA、SB、SC中，查找当前的正弦波瞬时值的地址；SA、SB和SC
按照M3送来的查...

【专利技术属性】
技术研发人员：毛康宇，李崇波，宁国云，王怡华，
申请(专利权)人：武汉大禹电气有限公司，
类型：发明
国别省市：湖北;42