本发明专利技术公开了一种移位寄存器及栅极驱动装置，用以消除移位寄存器输出端的噪声，提高其工作的稳定性。本发明专利技术提供的一种移位寄存器，包括：输入模块，用于将输入信号电压提供给上拉节点，其中上拉节点为输入模块的输出节点；上拉模块，用于存储输入信号电压和将第一时钟信号电压提供给输出端子；复位模块，用于将电源负极电压提供给上拉节点；第一下拉控制模块，用于将电源负极电压提供给第一下拉节点；第二下拉控制模块，用于将电源负极电压提供给第二下拉节点；下拉模块，用于将电源负极电压提供给上拉节点，以及用于将电源负极电压提供给输出端子。
【技术实现步骤摘要】
本专利技术涉及液晶显示驱动
，尤其涉及一种移位寄存器及其驱动方法和栅极驱动装置。
技术介绍
平板显示器，因其超薄节能而被大力推广。多数平板显示中要用到移位寄存器，通过将栅极驱动装置整合于液晶面板(gate on array, GOA)方法实现的移位寄存器，即可以省去栅极驱动1C，还能减少一道制作工序，因此不但降低了平板显示器的制作成本，一定程度上还缩短了制作周期。所以近几年来GOA技术被广泛应用于平板显示制造。GOA的使用寿命及其输出稳定性一直是GOA设计中比较关注的问题。附图I为GOA的最基本单元，由4个薄膜晶体管和I个电容组成，该GOA单元在实 际应用中T2晶体管会因由第一时钟信号CLK对其产生的耦合电压的影响使输出端OUTPUT 端有噪声产生且不能长期稳定工作。目前，已经有不少GOA方面的专利针对上述问题给出了一些解决方案并能够基本解决上述问题，但目前还没有能够彻底的解决输出端的噪声、稳定性差的GOA方案。
技术实现思路
本专利技术实施例提供了一种移位寄存器及阵列基板栅极驱动装置，用以消除移位寄存器输出端的噪声，提高其工作的稳定性。本专利技术实施例提供的一种移位寄存器，包括输入模块、上拉模块、复位模块、第一下拉控制模块、第二下拉控制模块和下拉模块;其中，输入模块，响应于输入信号，用于将输入信号电压提供给上拉节点，其中上拉节点为输入模块的输出节点；上拉模块，用于存储输入信号电压和响应于上拉节点将第一时钟信号电压提供给输出端子；复位模块，响应于复位信号，用于将电源负极电压提供给上拉节点；第一下拉控制模块，响应于上拉节点用于将电源负极电压提供给第一下拉节点；第二下拉控制模块，响应于输入信号用于将电源负极电压提供给第二下拉节点；下拉模块，响应于第一下拉节点和第二下拉节点用于将电源负极电压提供给上拉节点，和响应于第一下拉节点和第二下拉节点用于将电源负极电压提供给输出端子。本专利技术提供的一种阵列基板栅极驱动装置，包括级联的上述的移位寄存器。本专利技术实施例提供了一种移位寄存器及其驱动方法和栅极驱动装置，彻底解决了移位寄存器输出端有噪声的问题，提高了其工作的稳定性。附图说明图I为现有GOA技术最基本单兀移位寄存器的结构不意图；图2为本专利技术实施例提供的一种移位寄存器的结构示意图；图3为本专利技术实施例提供的移位寄存器的控制信号时序图；图4为本专利技术实施例提供的另一种移位寄存器的结构示意图；图5为图4所示的移位寄存器驱动过程中的时序图；图6为本专利技术实施例提供的一种阵列基板栅极驱动装置结构示意图。具体实施例方式本专利技术实施例提供了一种移位寄存器及阵列基板栅极驱动装置，用以消除移位寄存器输出端的噪声，提高其工作的稳定性。本专利技术实施提供的一种移位寄存器，包括输入模块、上拉模块、复位模块、第一下拉控制模块、第二下拉控制模块和下拉模块;其中，输入模块，响应于输入信号，用于将输入信号电压提供给上拉节点，其中上拉节点为输入模块的输出节点；上拉模块，用于存储输入信号电压和响应于上拉节点将第一时钟信号电压提供给输出端子；复位模块，响应于复位信号，用于将电源负极电压提供给上拉节点； 第一下拉控制模块，响应于上拉节点用于将电源负极电压提供给第一下拉节点；第二下拉控制模块，响应于输入信号用于将电源负极电压提供给第二下拉节点；下拉模块，响应于第一下拉节点和第二下拉节点用于将电源负极电压提供给上拉节点，和响应于第一下拉节点和第二下拉节点用于将电源负极电压提供给输出端子。较佳地，所述输入模块，包括第一薄膜晶体管，其源极和栅极连接输入信号端，漏极作为输入模块的输出节点，即作为上拉节点。较佳地，所述上拉模块，包括第二薄膜晶体管，其漏极连接第一时钟信号端，栅极连接上拉节点，源极连接输出端子；电容，连接于上拉节点和输出端子之间。较佳地，所述复位模块，包括第三薄膜晶体管，其漏极连接上拉节点，栅极连接复位信号，源极连接电源负极电压端。较佳地，所述复位模块，还包括第四薄膜晶体管，其源极连接电源负极电压端，栅极连接复位信号，漏极连接输出端子。较佳地，所述第一下拉控制模块，包括第五薄膜晶体管，其源极连接电源负极电压端，栅极连接上拉节点，漏极连接第一下拉节点。 较佳地，所述第一下拉控制模块，还包括第六薄膜晶体管，其栅极和漏极连接第一时钟信号端，源极连接第一上拉节点；第七薄膜晶体管，其漏极连接第一时钟信号端，栅极连接第二时钟信号端，源极连接第一下拉节点。较佳地，所述第二下拉控制模块，包括第八薄膜晶体管，其源极连接电源负极电压端，栅极连接输入信号端，漏极连接第二下拉节点。较佳地，所述第二下拉控制模块，还包括第九薄膜晶体管，其栅极和漏极连接第二时钟信号端，源极连接第二下拉节点；第十薄膜晶体管，其漏极连接第二时钟信号端，栅极连接第一时钟信号端，源极连接第二下拉节点。较佳地，所述下拉模块，包括第十一薄膜晶体管，其源极连接电源负极电压端，栅极连接第一下拉节点，漏极连接上拉节点； 第十二薄膜晶体管，其源极连接电源负极电压端，栅极连接第二下拉节点，漏极连接上拉节点；第十三薄膜晶体管，其源极连接电源负极电压端，栅极连接第一下拉节点，漏极连接输出端子；第十四薄膜晶体管，其源极连接电源负极电压端，栅极连接第二下拉节点，漏极连接输出端子。下面结合附图和具体实施例，对本专利技术进行详细说明。实施例I参见附图2，本专利技术实施例2提供移位寄存器，包括输入模块101，响应于输入信号INPUT，用于将输入信号电压INPUT提供给上拉节点PU点，其中上拉节点为输入模块的输出节点；包括第一薄膜晶体管M1，其源极和栅极连接输入信号端，漏极作为输入模块的输出节点，即作为上拉节点PU点；上拉模块102，用于存储输入信号电压INPUT和响应于上拉节点I3U点将第一时钟信号电压CLK提供给输出端子OUTPUT ;包括第二薄膜晶体管M2，其漏极连接第一时钟信号端CLK，栅极连接上拉节点点，源极连接输出端子OUTPUT ；电容C，连接于上拉节点I3U点和输出端子OUTPUT之间；复位模块103，响应于复位信号RESET，用于将电源负极电压VSS提供给上拉节点PU点；包括第三薄膜晶体管M3，其漏极连接上拉节点PU点，栅极连接复位信号RESET，源极连接电源负极电压端VSS;第一下拉控制模块1041，响应于上拉节点PU点用于将电源负极电压VSS提供给第一下拉节点F1Dl点；包括第五薄膜晶体管M5，其源极连接电源负极电压端VSS，栅极连接上拉节点点，漏极连接第一下拉节点ro2点；第二下拉控制模块1051，响应于输入信号INPUT用于将电源负极电压VSS提供给第二下拉节点ro2点；包括第八薄膜晶体管M8，其源极连接电源负极电压端VSS，栅极连接输入信号端INPUT，漏极连接第二下拉节点PD2点；下拉模块106，响应于第一下拉节点PDl点电压信号和第二下拉节点PD2点电压信号用于将电源负极电压提供给上拉节点PU点，和响应于第一下拉节点PDl点电压信号和第二下拉节点PD2点电压信号用于将电源负极电压提供给输出端子；包括第十一薄膜晶体管M11，其源极连接电源负极电压端VSS，栅极连接第一下拉节点PDl点，漏极连接上拉节点I3U点；第十二薄膜晶体管M12，其源极连接电源负极电压端VSS，栅极连接第二下拉节点PD2点，漏极连接上拉节点I3U点本文档来自技高网...
【技术保护点】
一种移位寄存器，其特征在于，该移位寄存器包括：输入模块、上拉模块、复位模块、第一下拉控制模块、第二下拉控制模块和下拉模块；其中，输入模块，响应于输入信号，用于将输入信号电压提供给上拉节点，其中上拉节点为输入模块的输出节点；上拉模块，用于存储输入信号电压和响应于上拉节点将第一时钟信号电压提供给输出端子；复位模块，响应于复位信号，用于将电源负极电压提供给上拉节点；第一下拉控制模块，响应于上拉节点的电压信号用于将电源负极电压提供给第一下拉节点；第二下拉控制模块，响应于输入信号用于将电源负极电压提供给第二下拉节点；下拉模块，响应于第一下拉节点电压信号和第二下拉节点电压信号用于将电源负极电压提供给上拉节点，和响应于第一下拉节点电压信号和第二下拉节点电压信号用于将电源负极电压提供给输出端子。
【技术特征摘要】
【专利技术属性】
技术研发人员：杨通，马睿，胡明，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。