配线方法、以及在表面设有配线的构造物、半导体装置、配线基板、存储卡、电气器件、模块及多层电路基板制造方法及图纸

本发明专利技术提供一种配线方法，在露出多个连接端子(101a、102a)的半导体装置(1)的表面形成绝缘层(103)，在绝缘层(103)的表面形成树脂覆膜(104)，从树脂覆膜(104)的表面侧形成深度与树脂覆膜(104)的厚度相同或者超过厚度的沟(105)，使其通过连接对象的连接端子附近，并且从该附近通过部分形成到达连接对象的连接端子的连通孔(106、107)，在沟(105)以及连通孔(106、107)的表面使镀敷催化剂或镀敷催化剂前躯体沉积，通过使树脂覆膜(104)溶解或溶胀以除去树脂覆膜(104)，通过进行化学镀，仅在镀敷催化剂或者由镀敷催化剂前躯体形成的镀敷催化剂残留的部分形成镀膜，由此设置具有主体部和分支部的配线(108)，主体部位于绝缘层(103)表面，分支部从主体部分支并延伸至绝缘层(103)内部并且到达连接对象的连接端子(101a、102a)。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种配线方法，详细而言是用于通过配线将在构造物表面露出的多个被连接部相互连接的配线方法，以及利用该配线方法在表面设置了配线的构造物、半导体装置、配线基板、存储卡、电气器件、模块及多层电路基板。
技术介绍
近年来，伴随着电气/电子领域中的配线电路的高密度化，配线宽度的细线化和配线间隔的狭窄化正在进步。但是，配线间隔变得越窄，相邻的配线间越容易发生短路或迁移。 作为应对该问题的技术，专利文献I中记载了在绝缘基材表面形成溶胀性树脂覆膜，从该溶胀性树脂覆膜的外表面形成深度为覆膜的厚度以上的沟，使催化物金属沉积于该沟的表面以及溶胀性树脂覆膜的表面，使溶胀性树脂覆膜溶胀并从绝缘基材表面剥离后，仅在催化物金属残留的部分形成化学镀膜(electroless plating film)。根据该技术，能够高精度地维持电路图案的轮廓，抑制短路或迁移的发生。但是，利用专利文献I中记载的技术，在将在构造物表面露出的多个被连接部用配线相互连接时，有时会阻碍配线电路的高密度化。另外，非专利文献I中记载了用密封树脂密封通过金线等进行了线焊(wirebonding)的半导体装置的技术。专利文献I :日本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：吉冈慎悟，藤原弘明，高下博光，武田刚，今野优子，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：