本发明专利技术公开一种支持数据解扰的访存控制器，至少设有一个带有数据解扰功能的解扰通道，以及至少一个对数据进行判断选择的仲裁器。一种访存控制器解扰方法，包括以下步骤：从数据源中得到操作数据，并发出控制指令；根据控制指令对操作数据在访存控制器内的解扰通道中进行数据解扰；解扰完成输出解扰后的数据并存储。本发明专利技术通过在访存控制器内设置带有解扰功能的解扰通道，通过解扰通道与访存控制器中的其他元件共同作用，既能在完成数据传输，又能同时完成数据解扰处理，以此提高了访存控制器的数据处理能力；规定多个解扰通道，对不同的数据信号进行有选择的独立完成解扰，而且每个解扰通道均支持解扰序列的沿用方式。
【技术实现步骤摘要】
本专利技术涉及访存控制
，尤其涉及一种。
技术介绍
目前对批量数据(数据流)进行处理，主要的访存控制机制是DMA(Direct MemoryAccess，直接存储器访问)技术，DMA技术适用于批量数据处理的访存控制技术。一般处理器(或其他控制器)将批量数据的访存任务下交DMA后，DMA接受任务并进行访存操作，任务完成之后向处理器(或其他控制器)返回任务完成控制信号。现有的访存控制DMA技术，仅实现数据传输控制，数据处理是在数据传输后由软 件或者硬件单独完成。而在众多数据处理方式中，数据解扰是很多应用必须实现的一种数据处理功能。因此，数据解扰的处理尤为重要。如果使用单独的硬件去实现数据解扰功能，不仅额外增加了芯片面积，而且还增加了控制难度(尤其对具有实时性数据流)。另外，现有的硬件实现上，串行解扰方法简单，效率低下；采取并行解扰方法，也只有很小的并行度，不便于大规模数据处理；如果使用软件方法去实现数据解扰的功能，又会占用宝贵的处理器资源。因此，如何找到一个在有效的数据解扰处理方法，显得尤为重要。
技术实现思路
针对上述问题，本专利技术的目的在于提供一种，实现了在使用DMA控制访存过程中传输数据的同时对数据流进行快速解扰处理。为达到上述目的，本专利技术所述一种支持数据解扰的访存控制器，所述访存控制器至少设有一个带有数据解扰功能的解扰通道。优选地，所述访存控制器内还设有至少一个仲裁器。优选地，所述访存控制器内设有多个解扰通道和一个仲裁器，其中；解扰通道，每个解扰通道按照访存控制器的控制指令对不同类型的源数据做出相应解扰；仲裁器，对解扰后得到的数据进行判断，以做出相应数据的输出。优选地，所述访存控制器内设有多个解扰通道、一个直接通道和三个仲裁器，其中；解扰通道，每个解扰通道按照访存控制器的控制指令对不同类型的源数据做出相应解扰；三个仲裁器包括第一仲裁器，第二仲裁器和第三仲裁器，其中；第一仲裁器，按照访存控制器的控制指令对源数据进行判断，以区分解扰数据和非解扰数据；第二仲裁器，按照访存控制器的控制指令对需解扰数据进行判断，以区分不同类型数据分配各个解扰通道进行解扰；第三仲裁器，按照访存控制器的控制指令对解扰后得到的数据和非解扰数据进行判断，以做出相应数据的输出；直接通道，输送非解扰数据。优选地，所述解扰通道内设有扰码序列沿用单元和重新计算扰码序列单元，其中；扰码序列沿用单元，在上次解扰序列的基础上直接计算扰码序列；重新计算扰码序列单元，再次重新计算解扰序列的准备序列，在新准备序列的基础上计算得到扰码序列。为达到上述目的，本专利技术所述一种访存控制器解扰方法，包括以下步骤 从数据源中得到操作数据；根据预设的控制指令对操作数据在访存控制器内的解扰通道中进行数据解扰；解扰完成输出解扰后的数据并存储。优选地，所述解扰通道至少为一个。优选地，在数据解扰过程中，对相同类型数据在同一解扰通道内解扰时，后一组数据解扰所需的扰码序列可沿用上一组数据解扰得到的扰码序列。优选地，在数据解扰过程中，对不同类型数据在同一解扰通道内解扰时，后一组数据解扰所需的扰码序列需重新计算得出。本专利技术的有益效果为I、本专利技术通过在访存控制器内设置带有解扰功能的解扰通道，通过解扰通道与访存控制器中的其他元件共同作用，既能在完成数据传输的过程中，又能同时完成数据解扰处理，以此提高了访存控制器的数据处理能力；2、本专利技术通过设置多个解扰通道，对不同的数据信号进行有选择的独立完成解扰，而且每个解扰通道均支持解扰序列的沿用方式，以满足各种数据处理的需求。附图说明图I是本专利技术实施例I所述支持数据解扰的访存控制器的结构简图；图2是本专利技术实施例2所述支持数据解扰的访存控制器的结构简图；图3是串行的扰码序列广生电路；图4是8b i t并行产生扰码序列的电路；图5是本专利技术实施例解扰准备序列X1计算图；图6是本专利技术实施例解扰准备序列X2计算图。 图7是解扰通道内扰码序列沿用和重新计算扰码序列的过程示意图。具体实施例方式下面结合说明书附图对本专利技术做进一步的描述。为了实现了在使用DMA控制访存过程中传输数据的同时对数据流进行快速解扰处理，本专利技术实施例所述一种支持数据解扰的访存控制器，所述访存控制器至少设有一个带有数据解扰功能的解扰通道。对于目前访存控制器(DMA)来说，其主要功能是传输数据，传输后的数据需要经过单独的解扰装置进行解扰，以此达到最终所需要的数据，完成工作的进展。因此，在本专利技术的方案中，其主要思想是将数据解扰功能融合在访存控制器内，使最终使访存控制器具有数据解扰功能。从而，只需在访存控制器内植入解扰通道即可。数据流为多种类型数据集合而成，那么，对于只有一个解扰通道时，经加扰后的数据流在解扰作用以后还是为多种类型数据的集合体，因此，数据流如何在解扰后得到相应的应用，需要一个起判断作用的器件。因此，可以在所述访存控制器内还设有至少一个仲裁器。在一般设计理念上，需在数据解扰处理之后进行判断仲裁处理，因此，在访存控制器内解扰通道之后加设仲裁器，对解扰后的数 据提供有效应用。对于一个解扰通道的情况，在这里做简单说明当传输的是一种类型的数据时，可设计一个解扰通道，所述访存控制器便可以对数据进行解扰并输送。当传输的是多种类型的数据时，也可以设计为一个解扰通道，而且还需在解扰通道后加设一个其判断选择作用的仲裁器。当传输的数据流中存在需要解扰的数据和不需要解扰的数据时，该解扰通道可通过不需要解扰的通道，还可加设一个直接通道，以便不需要解扰的数据通过。这种情况下，需要一个仲裁器进行判断选择一下。对于多解扰通道的情况，下面以具体实施例做出解释说明实施例I :如图I所示，所述访存控制器内设有三个解扰通道和一个仲裁器，所述仲裁器位于三个解扰通道之后。其中；所述三个解扰通道按照访存控制器的控制指令对不同类型的源数据做出相应解扰；所述仲裁器对解扰后得到的数据进行判断，以做出相应数据的输出。执行过程为访存控制器内的状态控制器发出数据传输启动命令时，会自动从存储器获得待解扰的有效数据，并传送到三个解扰通道内，然后在解扰通道内根据DMA寄存器组内存储的DMA信息，以及数据解扰寄存器组内存储的控制信息对待解扰的有效数据进行解扰处理。当有效数据解扰后，经仲裁器的判断选择作用，然后输出存储到目的存储器。另外，为了更好的方便完成解扰通道内的数据解扰工作。所述解扰通道内设有扰码序列沿用单元和重新计算扰码序列单元，其中；扰码序列沿用单元对进入解扰通道内的数据进行判断，以确定其在解扰过程中是否沿用上次扰码序列；重新计算扰码序列单元对进入解扰通道内的数据进行判断，以确定其在解扰过程中是否重新计算得到新的扰码序列。比如存在三类数据，分别为a、b、C，假设解扰数据流为a、C、b、a，如果只使用一个通道进行解扰，那么最后再需要传送a的数据时，解扰通道中保存的是b的解扰信息，就不能实现扰码序列的沿用功能，需要重新计算新的扰码序列。如果是三个解扰通道的话，三类数据分别进入各自的解扰通道进行解扰，那么第二批的a数据进行解扰时，则直接沿用扰码序列。实施例2 如图2所示，所述访存控制器内设有三个解扰通道、一个直接通道和三个仲裁器，其中；三个解扰通道按照访存控制器的控制指令对不同类型的源数据做出相应解扰；直接通道，输送非解扰数据；三本文档来自技高网...
【技术保护点】
一种支持数据解扰的访存控制器，其特征在于，所述访存控制器至少设有一个带有数据解扰功能的解扰通道。
【技术特征摘要】
【专利技术属性】
技术研发人员：石晶林，朱子元，刘金宝，黄守俊，冯雪林，
申请(专利权)人：北京中科晶上科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。