传输数据的装置、系统及方法制造方法及图纸

本发明专利技术提供了传输数据的装置、系统及方法。该装置包括：数据搬移模块，用于读取第一处理器核的第一发送缓冲器的配置信息，在配置信息指示第一发送缓冲器中存有需要传输至第二处理器核的接收缓冲器的数据时，控制DMA模块将该数据从第一发送缓冲器传输至接收缓冲器，并设置中断信息；中断管理模块，用于读取中断信息，在中断信息指示需要向第二处理器核触发中断时，控制多核中断控制器向第二处理器核触发中断，以便第二处理器核对接收缓冲器中的数据进行处理。本发明专利技术实施例能够降低处理器核在核间通信过程中的消耗，提高处理器核的业务处理能力。

【技术实现步骤摘要】

本专利技术涉及计算机和通信领域，并且具体地，涉及。
技术介绍
目前,无论是大型机还是x86架构的个人电脑(Personal Computer, PC),都开始发展多核架构。例如，如今的PC领域中两核和四核已经成为通常配置。此外，随着多媒体音视频应用的快速发展、海量数据处理需求的增长以及处理器技术的长足发展，嵌入式微处理器同样在朝着两核、四核以及更多核的方向发展。可见，从最高端的服务器处理器到对功耗非常敏感的嵌入式处理器，所有的主流处理器架构都走上了多核化的道路。多核之间的数据处理过程不可能完全独立，需要协作处理，而多核之间协作就需要互相传输大量的数据。目前常用的核间通信方法是由发送处理器核或接收处理器核自身来负责数据的搬移以及中断等操作，这样就造成了各核在核间通信上的消耗随着传输数据 量的增加在不断增长，导致部分业务无法正常处理，严重降低了处理器核的业务处理能力。
技术实现思路
本专利技术实施例提供，能够降低处理器核在核间通信过程中的消耗，提高处理器核的业务处理能力。第一方面，提供了一种传输数据的装置，包括数据搬移模块，用于读取第一处理器核的第一发送缓冲器的配置信息，在该配置信息指示该第一发送缓冲器中存有需要传输至第二处理器核的接收缓冲器的数据时，控制直接存储器存取DMA模块将该数据从该第一发送缓冲器传输至该接收缓冲器，并设置中断信息；中断管理模块，用于读取该中断信息，在该中断信息指示需要向该第二处理器核触发中断时，控制多核中断控制器向该第二处理器核触发中断，以便该第二处理器核对该接收缓冲器中的该数据进行处理。结合第一方面，在第一种可能的实现方式中，该装置还包括配置寄存器，用于存储该配置信息和该中断信息；该数据搬移模块具体用于从该配置寄存器读取该配置信息，并将该中断信息存入该配置寄存器；该中断管理模块具体用于从该配置寄存器读取该中断信肩、O结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，该装置还包括优先级仲裁模块；该配置寄存器还用于存储优先级信息，该优先级信息包括每个发送缓冲器的优先级级别；该优先级仲裁模块，用于根据该优先级信息，从存有待传输数据的多个发送缓冲器中选取该第一发送缓冲器，并向该数据搬移模块发送用于指示该第一发送缓冲器的指示信息，其中该第一发送缓冲器在该存有待传输数据的多个发送缓冲器中优先级最高；该数据搬移模块具体用于根据该指示信息，从该配置寄存器中读取该第一发送缓冲器的配置信息。结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第三种可能的实现方式中，该中断管理模块具体用于在该中断信息指示该接收缓冲器中的数据量大于或等于数据量阈值时，控制该多核中断控制器向该第二处理器核触发中断；或者，该中断管理模块具体用于在该中断信息指示该中断时间阈值的时长结束时，控制该多核中断控制器向该第二处理器核触发中断；或者，该中断管理模块具体用于在该中断信息指示该数据已被从该第一发送缓冲器传输至该接收缓冲器时，控制该多核中断控制器向该第二处理器核触发中断。结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式，在第四种可能的实现方式中，该装置还包括该DMA模块。结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式，在第五种可能的实现方式中，该装置还包括编码模块、处理缓冲器和循环冗余校验CRC生成模块；该数据搬移模块具体用于控制该DMA模块将该数据从该第一发送缓冲器传输至该处理缓冲器；该编码模块，用于对该数据进行编码，并将编码后的该数据传输至该CRC生成模 块；该CRC生成模块，用于对编码后的该数据进行CRC校验，并将CRC校验后的该数据存储在该处理缓冲器中；该数据搬移模块具体用于控制该DMA模块将CRC校验后的该数据从该处理缓冲器中传输至该接收缓冲器。结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式或第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式，在第六种可能的实现方式中，该装置还包括完整性检测模块，用于在所述数据搬移模块控制所述DMA模块将所述数据从所述第一发送缓冲器传输至所述接收缓冲器之前，对该数据进行完整性检测。第二方面，提供了一种传输数据的系统，包括至少两个处理器核，多核中断控制器，以及传输数据的装置，其中，该至少两个处理器核中的第一处理器核被配置有至少一个发送缓冲器，该至少两个处理器核中的第二处理器核被配置有至少一个接收缓冲器；该至少两个处理器核、该至少一个发送缓冲器、该至少一个接收缓冲器、该多核中断控制器以及该装置之间通过总线相连接；该第一处理器核用于在该至少一个发送缓冲器中的第一发送缓冲器中写入需要传输至该至少一个接收缓冲器中的第一接收缓冲器的数据；该装置，用于在该第一发送缓冲器的配置信息指示该第一发送缓冲器中存有需要传输至该第一接收缓冲器的数据时，控制直接存储器存取DMA模块将该数据从该第一发送缓冲器传输至该第一接收缓冲器，并设置中断信息；该装置，还用于在该中断信息指示需要向该第二处理器核触发中断时，控制多核中断控制器向该第二处理器核触发中断；该第二处理器核，用于响应该装置所触发的中断，并对该第一接收缓冲器中的该数据进行处理。结合第二方面，在第一种可能的实现方式中，该系统还包括直接存储器存取DMA模块，通过总线与该至少两个处理器核、该至少一个发送缓冲器、该至少一个接收缓冲器、该多核中断控制器以及该装置相连接。结合第二方面或第二方面的第一种可能的实现方式，在第二种可能的实现方式中，该系统还包括串行化接口，该系统通过该串行化接口与其它系统相连接；该装置，还用于将多个该发送缓冲器中存有的待传输数据进行编码以获取编码后的数据，并将该编码后的数据传输至至少一个接收缓冲器中的一个接收缓冲器以获取汇聚后的数据；该串行化接口用于读取该汇聚后的数据，并将该汇聚后的数据传输至该其它系统。第三方面，提供了一种传输数据的方法，包括读取第一处理器核的第一发送缓冲器的配置信息，在该配置信息指示该第一发送缓冲器中存有需要传输至第二处理器核的接收缓冲器的数据时，控制直接存储器存取DMA模块将该数据从该第一发送缓冲器传输至该接收缓冲器，并设置中断信息；读取该中断信息，并在该中断信息指示需要向该第二处理器核触发中断时，控制多核中断控制器向该第二处理器核触发中断，以便该第二处理器核对该接收缓冲器中的该数据进行处理。结合第三方面，在第一种可能的实现方式中，根据优先级信息，从存有待传输数据的多个发送缓冲器中选取该第一发送缓冲器，其中该第一发送缓冲器在该存有待传输数据的多个发送缓冲器中优先级最高，其中该优先级信息包括每个发送缓冲器的优先级级别。结合第三方面或第三方面的第一种可能的实现方式，在第二种可能的实现方式中，在该中断信息指示该接收缓冲器中的数据量大于或等于数据量阈值时，控制该多核中 断控制器向该第二处理器核触发中断；或者，在该中断信息指示该中断时间阈值的时长结束时，控制该多核中断控制器向该第二处理器核触发中断；或者，在该中断信息指示该数据已被从该第一发送缓冲器传输至该接收本文档来自技高网...

【技术保护点】
一种传输数据的装置，其特征在于，包括：数据搬移模块，用于读取第一处理器核的第一发送缓冲器的配置信息，在所述配置信息指示所述第一发送缓冲器中存有需要传输至第二处理器核的接收缓冲器的数据时，控制直接存储器存取DMA模块将所述数据从所述第一发送缓冲器传输至所述接收缓冲器，并设置中断信息；中断管理模块，用于读取所述中断信息，在所述中断信息指示需要向所述第二处理器核触发中断时，控制多核中断控制器向所述第二处理器核触发中断，以便所述第二处理器核对所述接收缓冲器中的所述数据进行处理。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙学全，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：