基于高速串行总线的通用DMA结构及预读方法技术

本发明专利技术公开了一种基于高速串行总线的通用DMA结构，包括负责DMA数据读写的LIS总线、提供DMA数据发送与接收的StreamLink（为快速数据传输所设计的高速数据总线）接口、DCR寄存器、DMA控制模块以及DCR寄存器访问接口DCR总线；所述DCR寄存器：负责DMA状态检测，寄存器管理；所述DMA控制模块：负责DMA控制逻辑。同时提供一种数据的预读方法。达到了数据传输中传输速度快并且响应快的目的。

【技术实现步骤摘要】

本专利技术涉及数据通信领域，具体地，涉及一种用于读取内存数据的基于高速串行总线的通用DMA结构及预读方法。
技术介绍
目前，随着计算机技术的发展，总线也由并行总线发展到高速串行总线。总线的读写带宽已经达到了 lGB/s以上，大数据量的读写多依靠DMA来处理，所以DMA工作模式，读写方式会直接影响总线带宽的利用率。现有的DMA多为并行总线设计，仅适合于并行总线读写方式。如果应用到高速串行总线，会极大地影响读写效率，无法发挥高速串行总线的高带宽。以总线的读过程为例，总线主端会先发送读请求,从端收到读请求,然后响应请求数据,传输数据直到完成。并行·总线的响应速度很快，仅几个时钟，IOOns内响应读请求，但是传输数据相对较慢。而高速串行总线，由于总线延时较大，读请求响应很慢，Ius以上，但是数据传输比较快。
技术实现思路
本专利技术的目的在于，针对上述问题，提出一种基于高速串行总线的通用DMA结构及预读方法，以实现数据传输快并且响应快的优点。为实现上述目的，本专利技术采用的技术方案是 一种基于高速串行总线的通用DMA结构，包括负责DMA数据读写的LIS总线、提供DMA数据发送与接收的StreamLink (为快速数据传输所设计的高速数据总线)接口、DCR寄存器、DMA控制模块以及DCR寄存器访问接口 DCR总线； 所述DCR寄存器负责DMA状态检测，寄存器管理； 所述DMA控制模块负责DMA控制逻辑。根据本专利技术的优选实施例，所述DMA控制模块包括端口状态机、RX状态机、TX/RX仲裁器和TX状态机； 所述端口状态机:为DMA的核心控制端；所有的描述符读写控制和数据读写控制都在端口状态机中进行，主要功能是负责完成从TX/RX仲裁器发来的读写请求， 所述RX状态机控制发起操作请求，包括从内存中读描述符，或通过StreamlLink接口收集数据和写数据到内存，将描述符状态回写到内存； 所述TX状态机是控制发起操作请求，包括从内存读描述符，从内存读数据发送到StreamlLink发送接口，或者写完成状态和应用程序定义数据回到内存。TX/RX仲裁器的主要功能是对RX状态机发起的操作和TX状态机发起的操作进行仲裁，将操作按读操作和写操作分类，并决定接收谁的操作请求。根据本专利技术的优选实施例，所述DCR寄存器包括寄存器文件仲裁器、DCR接口和中断寄存器； 所述寄存器文件仲裁器对寄存器中的文件访问次序进行裁决，一次只允许一个状态机访问； 所述中断寄存器中断控制/状态寄存器 所述DCR接口 上述寄存器文件仲裁器通过DCR接口访问寄存器。同时本专利技术还公开一种DMA结构的数据读方法，所述数据读取分为TX操作和RX操作，所述TX操作和RX操作采用双工并行的方式，其具体步骤如下 所述TX操作主机通过DCR接口设置TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器，设置当前描述符地址和结尾描述符地址； DMA的TX状态机比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符地址和结尾描述符地址，如上述当前描述符地址和结尾描述符地址不同，所述TX状态机则发送读描述符操作给端口状态机；· 上述端口状态机从LIS总线上读取描述符，并读取描述符所对应的数据，然后将上述数据发送到TX_streamlink接口上； 上述TX状态机发出写描述符请求，即由上述端口状态机将寄存器文件更新，上述写描述符状态通过LIS接口回写到所述主机，并对上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符地址进行更新； 所述TX状态机重新比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中当前描述符地址与尾地址是否相同，如果上述两个地址不同，则继续发起TX操作请求，直到两地址相同为止； 所述RX操作由主机通过DCR接口设置RX_CURBUF_PTR寄存器和RX_TAILDESC_PTR寄存器，设置当前描述符地址和结尾描述符地址； DMA的RX状态机比较上述RX_CURBUF_PTR寄存器和RX_TAILDESC_PTR寄存器当前描述·符地址和结尾描述符地址，如上述两个地址不同，则所述RX状态机发起读描述操作给端口状态机； 上述端口状态机从LIS总线上读取描述符,并接收RX_streamlink接口上的数据,通过LIS总线接口将数据写到描述符指定的数据地址里； 所述TX状态机对上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的描述符更新，并比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符与尾描述符地址，如果上述两个地址不同，则继续发起RX操作请求，直到上述两地址相同为止。根据本专利技术的优选实施例，所述TX状态机读取描述符，包括以下步骤 步骤I:判断TX状态机是否处于空闲状态，若处于空闲状态则由主机通过DCR写TX描述符寄存器，TX状态机检测TX寄存器， 步骤2 :如果检测到TX寄存器中当前描述符与结尾描述符不同，则发送一个CL8R (读描述符)请求给TX/RX仲裁器，该CL8R请求完成后，将寄存器的完成读描述符功能位置为完成读描述符状态； 步骤3 :连续发送几个B16R (读数据)请求给TX/RX仲裁器，直到描述符中要求传输的数据全部从内存读出并发送到StreamLink接口，然后将寄存器的完成数据位置位； 步骤4 :所述TX状态机发送一个CL8W (写描述符)请求给TX / RX仲裁器，将完成状态信息写回内存，在完成CL8W请求之后，将寄存器的继续信号置位或者将寄存器的停止信号置位，如果状态寄存器显示下一个描述符指针不是一个空指针和未设置停止结束位，则将寄存器的继续信号置位并将状态机转换到取得描述符状态，否则将寄存器的停止信号置位并将TX状态机转换到空闲状态。根据本专利技术的优选实施例，所述RX状态机读取描述符，包括以下步骤 步骤I:判断RX状态机是否处于空闲状态，若处于空闲状态则由主机通过DCR写RX描述符寄存器，并检查RX描述符寄存器； 步骤2 :如果检测到TX寄存器中当前描述符与结尾描述符不同，则发送一个CL8R请求给TX/RX仲裁器，该CL8R请求完成后，将寄存器的完成读描述符功能位置为完成读描述符状态； 步骤3 :连续发送几个B16W(写数据)请求给TX/RX仲裁器，直到StreamLink接口收集到的所有数据并写入内存，将寄存器的完成数据位置位； 步骤4 :所述RX状态机发送一个CL8W的请求给TX / RX仲裁器，在完成该CL8W请求之后，将寄存器的DMA继续位置位或者将寄存器的DMA停止位置位，如果状态寄存器显示下一个描述符指针不是一个空指针和未设置停止结束位，则将寄存器的DMA继续位置位并将状态机转换到取得描述符状态，否则将寄存器的DMA停止位置位并将RX状态机转换到空闲状态。根据本专利技术的优选实施例，所述端口状态机读取描述符并将数据发送到TX_streamlink和RX_streamlink接口上，包括以下步骤 步骤I :判断端口状态机是否处于空闲状态，如端口状态机处于空闲状态，则TX/RX仲裁器发出一个CL8R请本文档来自技高网...

【技术保护点】
一种基于高速串行总线的通用DMA结构，其特征在于，包括负责DMA数据读写的LIS总线、提供DMA数据发送与接收的StreamLink（为快速数据传输所设计的高速数据总线）接口、DCR寄存器、DMA控制模块以及DCR寄存器访问接口DCR总线；所述DCR寄存器：负责DMA状态检测，寄存器管理；所述DMA控制模块：负责DMA控制逻辑。

【技术特征摘要】
1.一种基于高速串行总线的通用DMA结构，其特征在于，包括负责DMA数据读写的LIS总线、提供DMA数据发送与接收的StreamLink (为快速数据传输所设计的高速数据总线)接口、DCR寄存器、DMA控制模块以及DCR寄存器访问接口 DCR总线； 所述DCR寄存器负责DMA状态检测，寄存器管理； 所述DMA控制模块负责DMA控制逻辑。2.根据权利要求I所述的基于高速串行总线的通用DMA结构，其特征在于，所述DMA控制模块包括端口状态机、RX状态机、TX/RX仲裁器和TX状态机； 所述端口状态机:为DMA的核心控制端；所有的描述符读写控制和数据读写控制都在端口状态机中进行，完成从TX/RX仲裁器发来的读写请求； 所述RX状态机从内存中读描述符，或通过StreamlLink接口收集数据和写数据到内存，将描述符状态回写到内存； 所述TX状态机从内存中读描述符，将从内存中读取的数据发送到StreamLink接口，并将描述符状态回写到内存中； 所述TX/RX仲裁器对TX状态机和RX状态机读写描述符或数据的次序进行裁决，一次只允许一个读或写操作通过。3.根据权利要求2所述的基于高速串行总线的通用DMA结构，其特征在于，所述DCR寄存器包括寄存器文件仲裁器、DCR接口和中断寄存器； 所述寄存器文件仲裁器对寄存器中的文件访问次序进行裁决，一次只允许一个状态机访问； 所述中断寄存器中断控制/状态寄存器； 所述DCR接口 上述寄存器文件仲裁器通过DCR接口访问寄存器。4.一种利用权利要求I至3所述的DMA结构数据预读方法，其特征在于，所述数据读取分为TX操作和RX操作，所述TX操作和RX操作采用双工并行的方式，其具体步骤如下 所述TX操作主机通过DCR接口设置TX_CURBUF_PTR寄存器和TAIL寄存器，设置当前描述符地址和结尾描述符地址； DMA的TX状态机比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符地址和结尾描述符地址，如上述当前描述符地址和结尾描述符地址不同，所述TX状态机则发送读描述符操作给端口状态机； 上述端口状态机从LIS总线上读取描述符，并读取描述符所对应的数据，然后将上述数据发送到TX_streamlink接口上； 上述TX状态机发出写描述符请求，即由上述端口状态机将寄存器文件更新，上述写描述符状态通过LIS接口回写到所述主机，并对上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符地址进行更新； 所述TX状态机重新比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中当前描述符地址与尾地址是否相同，如果上述两个地址不同，则继续发起TX操作请求，直到两地址相同为止； 所述RX操作由主机通过DCR接口设置RX_CURBUF_PTR寄存器和RX_TAILDESC_PTR寄存器，设置当前描述符地址和结尾描述符地址； DMA的RX状态机比较上述RX_CURBUF_PTR寄存器和RX_TAILDESC_PTR寄存器当前描述符地址和结尾描述符地址，如上述两个地址不同，则所述RX状态机发起读描述操作给端口状态机； 上述端口状态机从LIS总线上读取描述符,并接收RX_streamlink接口上的数据,通过LIS总线接口将数据写到描述符指定的数据地址里； 所述TX状态机对上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的描述符更新，并比较上述TX_CURBUF_PTR寄存器和TX_TAILDESC_PTR寄存器中的当前描述符与尾描述符地址，如果上述两个地址不同，则继续发起RX操作请求，直到上述两地址相同为止。5.根据权利要求4所述的DMA结构数据预读方法，其特征在于，所述TX状态机读取描述符，包括以下步骤 步骤I:判断TX状态机是否处于空闲状态，若处于空闲状态则由主机通过DCR写TX描述符寄存器，TX状态机检测TX寄存器， 步骤2 :如果检测到TX寄存器中当前描述符与结尾...

【专利技术属性】
技术研发人员：张庆敏，张衡，胡刚，宋君，
申请(专利权)人：无锡众志和达存储技术股份有限公司，
类型：发明
国别省市：