本发明专利技术公开了一种基于aurora协议的高速总线接口的扩展架构，包括host_aurora（主机端aurora接口）模块、host_user_app（主机端用户应用程序接口）模块、exp_aurora（扩展板端aurora接口）模块和exp_user_app（扩展板端用户应用程序接口）模块。基于aurora协议的高速总线接口的扩展架构，通过定制了一种私有协议，私有协议通过aurora协议的高速总线轻量级接口功能实现存储器接口的扩展，达到在保证高速数据稳定传输的同时，高效、灵活、方便地实现存储器接口的扩展的目的。
【技术实现步骤摘要】
本专利技术涉及计算机系统的总线接口和存储
，具体地，涉及一种基于aurora协议的高速总线接口的扩展架构。
技术介绍
Aurora协议是由Xilinx公司提供的一个开放、免费的链路层协议，可以用来进行点到点的串行数据传输，具有高效传输数据和简单易用的特点。Aurora是一个相对简单的协议，只控制链路层和物理层。Aurora的设计理念是使其它高层协议，例如TCP/IP和以太网，可以很容易的运行在Aurora之上。Aurora协议使用I个或多个高速的串行通道构成更高速的通路，Aimm1的内部封装了 RocketIO硬核，允许器件之间以背板的方式通过多个GTX通道绑定进行通信。单个GTX通道可实现750Mbit/s 6.5Gbit/s的通信传输，多个GTX通道的组合可实现几十Gbit/s甚至上百Gbit/s的通信传输。Rocket 1/0是一种高速的串行收发器，采用两对差分对来进行数据的发送和接收，可以实现两个单工或一对全双工的数据传输。Rocket 1/0支持从622 Mbps至3.75Gbps的全双工传输速率，还具有8B/10B编解码(平衡编码)、时钟生成及恢复等功能，可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议，可用于高速线性通路之间的点到点串行数据传输，同时其可扩展的带宽，为系统设计人员提供了所需要的灵活性。随着网络技术的不断发展，数据交换、数据传输流量越来越大。尤其像雷达，气象、航天等领域，不仅数据运算率巨大，计算处理复杂，而且需要实时高速远程传输，需要长期稳定有效的信号加以支持，以便能够获得更加精准的数据收发信息，更好的为工程项目服务。传统的并行传输方式由于走线多、信号间串扰大等缺陷，无法突破自身的速度瓶颈。而串行传输拥有更高的传输速率但只需要少量的信号线，降低了背板开发成本和复杂度，满足高频率远距离的数据通信需求，被广泛应用到各种高速数据通信系统设计中。目前，高速串行接口取代并行拓扑结构已经是大势所趋，当今很多公用互连标准(如USB，PC1-Express)都是基于串行连接来实现高速传输的。相比于并行总线，串行连接的物理紧密度和链路韧性具有很多优势。因此，很多传输领域都转向了串行传输，如笔记本电脑显示互连、高速背板互连和存储器内部互连系统。该系统涉及到的技术主要包括:光纤传输、PCIE (PC1-Express)传输和DDR缓存技术，以及这几种技术在FPGA中融合为一个完整的串行传输链路，并实现了在两台服务器之间的高速数据传输测试，这对于实际工程应用具有重要的现实意义。高速串行传输系统作为数据米集、传输、存储中的一部分，对传输性能指标有着严格的要求。特别是在高速背板互连的存储系统中，需要连接很多个存储接口，而现有系统的资源不够，需要对接口进行扩展，现有的aurora协议的高速总线接口的扩展不足
技术实现思路
本专利技术的目的在于,针对上述问题,提出一种基于aurora协议的高速总线接口的扩展架构，在保证高速数据稳定传输的同时，通过aurora协议的高速总线轻量级接口功能高效、灵活、方便地实现存储器接口的扩展的优点。为实现上述目的，本专利技术采用的技术方案是: 一种基于aurora协议的高速总线接口的扩展架构，包括host_aurora (主机端aurora接口)模块、host_user_app (主机端用户应用程序接口)模块、exp_aurora (扩展板端aurora接口)模块和exp_user_app (扩展板端用户应用程序接口)模块； 所述host_aurora模块:是实现整个主机端接口的主控制模块，对接收端数据包进行解包操作，根据私有协议定义的数据帧格式的内容去访问接收数据指定的LIS接口，DCR接口和中断接口逻辑，对主机端发送的数据按照私有协议定义的格式进行封装操作，实现主机端发送数据接口的DCR桥和LIS桥接口逻辑以及local link接口的仲裁硬件逻辑；所述host_user_app模块:是主机端用户接口应用层模块,应用层通过DCR接口访问上述host_aurora模块； 所述exp_auix)ra模块:是实现整个扩展板端的主控制模块，对接收端数据包进行解包操作，根据私有协议定义的数据帧格式的内容去访问接收数据指定的LIS接口，DCR接口和中断接口逻辑，对扩展板端发送的数据按照私有协议定义的格式进行封装操作，实现扩展板端发送数据接口的DCR桥和LIS桥接口逻辑以及local link接口的仲裁硬件逻辑；所述eXp_uSer_app模块:是扩展板端用户接口应用层模块，应用层通过DCR接口访问上述exp_aurora模块。根据本专利技术的优选实施例，所述host_aurora模块包括主机端aurora_core(aurora硬核)模块、接收数据端的host_rx_mux (主机接收数据多端口选择)模块、host_rx_unpacking (主机接收数据包解包)模块、host_rx_fifo (主机接收数据包缓存)模块、host_rx_dcr_if (主机接收数据的DCR接口)模块、host_lis_if (主机LIS接口)模块、host_int_if (主机中断接口)模块、发送数据端的host_ll_mux (主机发送数据包locallink接口多路选择)模块、host_ll_arb (主机发送数据包local link接口仲裁)模块、host_tx_dcr_if (主机发送数据包DCR接口)模块、host_tx_packing (主机发送数据包组包)模块、host_tx_fifo (主机发送数据包缓存)模块、host_message (主机端信息控制)模块和host_cfg_fifo (主机端配置信息缓存)模块； 所述主机端aurora_core模块:aurora协议的高速总线接口的aurora硬核模块,实现数据传输的物理层(Phy)和链路层(link)协议，对上层协议提供数据传输的local link层接口通道，对物理层和链路层提供稳定的读写数据传输通道； 所述host_rx_mux模块:主机端接收数据的多路选择端口模块，主要检测上述主机端aurora_core模块来自local link接口的数据,解析接口数据信息,按照输入状态信息的内容输出要访问的指定的内存和寄存器状态信息； 所述host_rx_unpacking模块:主机端接收数据解包模块，接收来自上述主机端aurora_core模块的数据和host_rx_mux模块的状态信息，将接收数据存入接收数据缓存，同时根据接收状态信息去访问指定的内存地址和寄存器信息，该host_rx_unpacking模块前端接口接收主机端aurora_core模块的数据和host_rx_mux模块的控制状态信息,后端接口是访问指定的内存地址和寄存器信息的访问接口(LIS接口)和寄存器访问接口(DCR接口)； 所述hoSt_rX_fifo模块:主机端接收数据缓存模块，主要是对数据作预取操作，实现对接收数据的流控； 所述host_rx_dcr_if模块:主机端接收数据的DCR接口，负责配置接收端寄存器的配置，接收上述主机端auix)ra_C本文档来自技高网...
【技术保护点】
一种基于aurora协议的高速总线接口的扩展架构，其特征在于，包括host_aurora（主机端aurora接口）模块、host_user_app（主机端用户应用程序接口）模块、exp_aurora（扩展板端aurora接口）模块和exp_user_app（扩展板端用户应用程序接口）模块；所述host_aurora模块：是实现整个主机端接口的主控制模块，对接收端数据包进行解包操作，根据私有协议定义的数据帧格式的内容去访问接收数据指定的LIS 接口，DCR接口和中断接口逻辑，对主机端发送的数据按照私有协议定义的格式进行封装操作，实现主机端发送数据接口的DCR桥和LIS桥接口逻辑以及local link接口的仲裁硬件逻辑；所述host_user_app模块：是主机端用户接口应用层模块，应用层通过DCR接口访问 上述host_aurora模块；所述exp_aurora模块：是实现整个扩展板端的主控制模块，对接收端数据包进行解包操作，根据私有协议定义的数据帧格式的内容去访问接收数据指定的LIS 接口，DCR接口和中断接口逻辑，对扩展板端发送的数据按照私有协议定义的格式进行封装操作，实现扩展板端发送数据接口的DCR桥和LIS桥接口逻辑以及local link接口的仲裁硬件逻辑；所述exp_user_app模块：是扩展板端用户接口应用层模块，应用层通过DCR接口访问上述exp_aurora模块。...
【技术特征摘要】
【专利技术属性】
技术研发人员：张庆敏，张衡，胡刚，
申请(专利权)人：无锡众志和达存储技术股份有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。