相位序列产生方法及装置制造方法及图纸

本发明专利技术公开一种相位序列产生方法及装置，主要为了解决现有技术产生相位序列计算复杂、占据空间存储单元多而设计。本发明专利技术提供了一种相位序列产生方法，包括：存储基相位序列k＝0,…,L；p＝0,…,P-1，其中p表示基相位序列的索引值。比较相位序列的根C与的大小。当时，设置共轭标志位Flagconj＝1，并令等效根C0＝N-C；否则，令Flagconj＝0，C0＝C。构造多个备选根Cw，令Cw＝C0+2w-1，其中w＝1,…,P-3。将Cw(w＝0,…,P-3)转化为P位的二进制数，选择二进制数“1”个数最少的作为参数bin，同时令Flagbin＝w，将bin中bit为“1”对应的基序列φp进行累乘，即m表示bin的第m位为1。如果Flagbin≠0，如果Flagconj＝1，对取共轭。由于，这里λ为常数λ＝exp(j2πCL/N),所求相位序列表示为

【技术实现步骤摘要】

本专利技术涉及无线通信、数字信号处理
，具体涉及一种相位序列产生方法及装置。
技术介绍
相位序列的一般表达式为：0≤k≤N-1其中N为序列长度，N∈Ν+；C称为序列的根，C∈(1,N-1)；k为相位序列元素索引。在数字信号处理
中，相位序列是一种很常用的参数。当时域/频域有限长度序列循环移位，在频域/时域会引入一个相位序列。相位序列与FFT变换中的旋转因子具有相同的表达式，因此快速高效的生成相位序列显得尤为重要。现有的相位序列生成方法主要有公式计算法和查表法。对于直接按照公式生成的方法，由于相位序列是指数函数，通常采用三角函数进行计算，但产生三角函数的运算复杂度很高，不易基带数字信号处理器的实时处理。对于查表的方法，需要完整的将所有的相位序列存储，使用时直接从存储单元中查找，但这种方法会占据大量的存储空间。为了解决现有技术计算复杂、占据存储单元多的问题，有必要提出一种快速高效的相位序列产生方法和装置。
技术实现思路
针对上述问题，本专利技术提供一种计算复杂度低、占据空间存储单元少的相位序列产生方法及装置。为达到上述目的，本专利技术相位序列产生方法，包括设置基序列长度为L<N；相位序列的一般表达式为：0≤k≤N-1，其中N为序列长度，N∈Ν+；C称为序列的根；比较相位序列的根C与的大小，若时，则等效根C0＝N-C，设置共轭标志位Flagconj＝1为取共轭；若则C0＝C，设置共轭标志位Flagconj＝0为不取共轭；构造多个备选根Cw，Cw＝C0+2w-1w＝1,…,P-3，将等效根和备选根分别转化为P位的二进制数，分别记为选择二进制数“1”个数最少的作为参数bin，即同时令Flagbin＝w，w＝0,…,P-3；二进制数bin的比特长度为P，其每一个bit位与一个基序列φp相对应，对应方式为bin的最低位对应φ0，最高位对应φP-1，将bin中bit为“1”对应的基序列φp进行累乘，表达式为：其中m表示bin的第m位为1，如果Flagbin≠0，如果共轭标志位Flagconj＝1，则对取共轭如果共轭标志位Flagconj＝0，则保持不变；k＝0,…,L-1k＝L,…,2L-1···得到相位序列表示为其中λ为常数进一步地，基相位序列数量的计算式为基相位序列的表达式为：k＝0,…,L；p＝0,…,P-1其中p表示基相位序列的索引值。为达到上述目的，本专利技术相位序列产生装置，包括比较器，用于比较相位序列的根C与的大小，若时，则等效根C0＝N-C，设置共轭标志位Flagconj＝1为取共轭；若则C0＝C设置共轭标志位，Flagconj＝0为不取共轭；二进制转换器，构造多个备选根Cw，Cw＝C0+2w-1w＝1,…,P-3，将等效根和备选根分别转化为P位的二进制数，分别记为选择二进制数“1”个数最少的作为参数bin，即同时令Flagbin＝w，w＝0,…,P-3；基相位序列抽取器，二进制数bin的比特长度为P，其每一个bit位与一个基序列φp相对应，对应方式为bin的最低位对应φ0，最高位对应φP-1，所述基相位序列抽取器根据“1”个数最少的二进制数，将bin中bit为“1”对应的基序列φp进行累乘，表达式为：其中m表示bin的第m位为1，如果Flagbin≠0，序列共轭器，如果共轭标志位Flagconj等于1，对基相位序列抽取器输出的序列进行共轭操作；乘法器，用于将序列共轭器输出的相位序列与常数λ相乘，得到全部相位序列。进一步地，还包括基相位序列存储器，用于计算基相位序列的个数，存储基相位序列，其中序列的个数的计算式为基相位序列的表达式为：k＝0,…,L；p＝0,…,P-1其中p表示基相位序列的索引值。本专利技术的有益效果在于只需个存储单元，最多需要次复数乘法。而且本专利技术可以并行输出相位序列，提高计算的效率。附图说明图1为本专利技术提供的一种相位序列产生方法的流程图；图2为本专利技术提供的一种相位序列产生装置的结构框图；图3为本专利技术实施例相位序列产生方法的流程图。具体实施方式下面结合实施例对本专利技术做进一步的描述。本专利技术相位序列产生方法，包括：步骤1，计算基相位序列的个数并设置基序列长度为L<N。则基相位序列的表达式为：k＝0,…,L；p＝0,…,P-1其中p表示基相位序列的索引值。步骤2，比较相位序列的根C与的大小。当时，设置共轭标志位Flagconj＝1，并令等效根C0＝N-C；否则，令Flagconj＝0，C0＝C。步骤3，构造多个备选根Cw，令Cw＝C0+2w-1，其中w＝1,…,P-3。将Cw(w＝0,…,P-3)转化为P位的二进制数，分别记为步骤4，为了减少基相位序列累乘的数量，根据步骤3得到的等效根和备选根Cw二进制数选择二进制数“1”个数最少的作为参数bin，即同时令Flagbin＝w，w＝0,…,P-3。步骤5，二进制数bin的比特长度为P，其每一个bit位与一个基序列φp相对应，对应方式为bin的最低位对应φ0，最高位对应φP-1。将bin中bit为“1”对应的基序列φp进行累乘，即m表示bin的第m位为1。如果Flagbin≠0，步骤6，根据步骤2中比较的结果，如果Flagconj＝1，对取共轭否则，直接执行步骤7。步骤7，由于这里λ为常数λ＝exp(j2πCL/N)。k＝0,…,L-1k＝L,…,2L-1···本专利技术相位序列产生装置，包括：基相位序列存储器，首先计算基相位序列的个数，然后存储基相位序列。比较器，用于比较C与的大小，并且标记比较结果。二进制转换器，将备选根和等效根转换为二进制数，并且选择bit位“1”个数最少的二进制数bin。基相位序列抽取器，根据“1”个数最少的二进制数，将bin中bit为“1”对应的基序列进行累乘。序列共轭器，根据比较器中的标记值决定是否进行共轭操作。乘法器，序列共轭器输出的相位序列与常数λ相乘，得到全部相位序列。在LTE系统中，物理随机接入信道(PRACH)主要用于用户设备(UE)进行上行同步和小区间切换。只有在随机接入完成后，UE才能和网络端进行正常的数据发送与接收，因此随机接入是实现LTE系统正常通信的前提和保障。在3GPPTS36.211协议中定义PRACH基带信号为：...

【技术保护点】
一种相位序列产生方法，其特征在于：包括设置基序列长度为L<N；相位序列的一般表达式为：0≤k≤N‑1，其中N为序列长度，N∈Ν+；C称为序列的根；比较相位序列的根C与的大小，若时，则等效根C0＝N‑C，设置共轭标志位Flagconj＝1为取共轭；若则C0＝C，设置共轭标志位Flagconj＝0为不取共轭；构造多个备选根Cw，Cw＝C0+2w‑1w＝1,…,P‑3，将等效根和备选根分别转化为P位的二进制数，分别记为选择二进制数“1”个数最少的作为参数bin，即同时令Flagbin＝w，w＝0,…,P‑3；二进制数bin的比特长度为P，其每一个bit位与一个基序列φp相对应，对应方式为bin的最低位对应φ0，最高位对应φP‑1，将bin中bit为“1”对应的基序列φp进行累乘，表达式为：其中m表示bin的第m位为1，如果Flagbin≠0，如果共轭标志位Flagconj＝1，则对取共轭如果共轭标志位Flagconj＝0，则保持不变；得到相位序列表示为其中λ为常数

【技术特征摘要】
1.一种相位序列产生方法，其特征在于：包括
设置基序列长度为L<N；
相位序列的一般表达式为：0≤k≤N-1，其中N为序列长
度，N∈Ν+；C称为序列的根；
比较相位序列的根C与的大小，
若时，则等效根C0＝N-C，设置共轭标志位Flagconj＝1为取
共轭；
若则C0＝C，设置共轭标志位Flagconj＝0为不取共轭；
构造多个备选根Cw，Cw＝C0+2w-1w＝1,…,P-3，将等效根和备选根分别
转化为P位的二进制数，分别记为选择二进制数“1”个数最少的作为参
数bin，即同时令Flagbin＝w，w＝0,…,P-3；
二进制数bin的比特长度为P，其每一个bit位与一个基序列φp相对应，对
应方式为bin的最低位对应φ0，最高位对应φP-1，将bin中bit为“1”对应的基序列
φp进行累乘，表达式为：其中m表示bin的第m位为1，如果
Flagbin≠0，如果共轭标志位Flagconj＝1，则对取共轭如果共轭标志位Flagconj＝0，则保持不变；
得到相位序列表示为其中λ为常数2.根据权利要求1所述的相位序列产生方法，其特征在于：基相位序列数
量的计算式为基相位序列的表达式为：
k＝0,…,L；p＝0,…,P-1
其中p表示基相位序列的索引值。
3.一种相位序列产生装置，其特征在于：包括
比较器...

【专利技术属性】
技术研发人员：王永兵，林江南，冯雪林，朱子元，苏泳涛，石晶林，
申请(专利权)人：北京中科晶上科技有限公司，
类型：发明
国别省市：北京;11