基于数字延时的相位补偿装置制造方法及图纸

本发明专利技术公开了一种基于数字延时的相位补偿装置，所述相位补偿装置采用N级结构，各级的相位补偿精度均不相同且相位补偿范围均不相同，各级相位补偿的总和等于输入的相位补偿值或在相位补偿范围内最接近输入的相位补偿值，N为大于或等于1的整数；所述相位补偿装置的输入信号采样率为f

【技术实现步骤摘要】
基于数字延时的相位补偿装置
本专利技术属于数字信号处理领域，尤其涉及一种基于数字延时的相位补偿装置。
技术介绍
数字信号处理领域，对信号的相位补偿是很常见的现象，例如，在电能计量系统中，电流和电压通道之间存在的相位偏差，需要在电流和电压通道进行补偿。基于数字延时的相位补偿方法通过移位寄存器实现，但当相位补偿范围较大或补偿精度较高时，需要大量的寄存器和高速的移位时钟，硬件开销将会很大，这对一个系统来说将会是致命的。而随着信号处理的发展，对相位补偿的范围和精度的要求都会越来越高，基于数字延时的相位补偿的传统的结构的弊端日益突出。
技术实现思路
本专利技术要解决的技术问题是为了克服现有相位补偿装置当相位补偿范围较大或补偿精度较高时，需要大量的寄存器和高速的移位时钟，硬件开销将会很大的缺陷，提供一种能够节省硬件资源的基于数字延时的相位补偿装置。本专利技术是通过以下技术方案解决上述技术问题的：本专利技术提供一种基于数字延时的相位补偿装置，其特点是，所述相位补偿装置采用N级结构，各级的相位补偿精度均不相同且相位补偿范围均不相同，各级相位补偿的总和等于输入的相位补偿值或在相位补偿范围内最接近输入的相位补偿值，N为大于或等于1的整数；所述相位补偿装置的输入信号采样率为fm，相位补偿精度为fn，fm≤fn。本技术方案在保证补偿范围和补偿精度的前提下，基于分级结构补偿，不同级采用不同的时钟，进行不同精度和不同补偿范围的补偿，大大简化了相位补偿装置的结构，能够很好地节约面积和降低功耗，特别是相位补偿的精度远高于输入信号采样率且所要求的相位补偿范围比较大时，对硬件资源的消耗的节约效果更加突出。较佳地，所述N级中的一级采用第一相位补偿电路，所述第一相位补偿电路用于对输入的信号在第一相位补偿范围内进行补偿；所述第一相位补偿电路包括：第一移位寄存器链，包括若干移位寄存器和与所述移位寄存器等数量的二选一选择器，所述移位寄存器与所述二选一选择器交替连接，输入所述第一移位寄存器链的信号由所述第一移位寄存器链的第一个移位寄存器输入，由所述第一移位寄存器链的最后一个二选一选择器输出；所述第一移位寄存器链的移位寄存器的数量根据所述第一相位补偿电路的相位补偿范围确定；译码器，用于对所述相位补偿值译码，产生用于控制所述二选一选择器的选择信号。即，所述第一移位寄存器链上器件的排列顺序为：一个移位寄存器，一个二选一选择器，然后再是移位寄存器，二选一选择器，……，直至最后一个移位寄存器，最后一个二选一选择器；所述译码器与各二选一选择器连接。较佳地，所述N级中的一级采用第二相位补偿电路，所述第二相位补偿电路用于对输入的信号在第二相位补偿范围内进行补偿；所述第二相位补偿电路包括：第二移位寄存器链，包括若干移位寄存器和与所述移位寄存器等数量的二选一选择器，所述移位寄存器与所述二选一选择器交替连接，输入所述第二移位寄存器链的信号由所述第二移位寄存器链的第一个移位寄存器输入，由所述第二移位寄存器链的最后一个二选一选择器输出；所述第二移位寄存器链的移位寄存器的数量根据所述第二相位补偿电路的相位补偿范围确定。即，所述第二移位寄存器链上器件的排列顺序为：一个移位寄存器，一个二选一选择器，然后再是移位寄存器，二选一选择器，……，直至最后一个移位寄存器，最后一个二选一选择器。所述第二相位补偿范围与所述第一相位补偿范围不同。较佳地，所述N级中的一级采用第三相位补偿电路，所述第三相位补偿电路用于对输入的信号在第三相位补偿范围内进行补偿；所述第三相位补偿电路包括：第三移位寄存器链，包括若干移位寄存器和与所述移位寄存器等数量的二选一选择器，所述移位寄存器与所述二选一选择器交替连接，输入所述第三移位寄存器链的信号由所述第三移位寄存器链的第一个移位寄存器输入，由所述第三移位寄存器链的最后一个二选一选择器输出；所述第三移位寄存器链的移位寄存器的数量根据所述第三相位补偿电路的相位补偿范围确定。即，所述第三移位寄存器链上器件的排列顺序为：一个移位寄存器，一个二选一选择器，然后再是移位寄存器，二选一选择器，……，直至最后一个移位寄存器，最后一个二选一选择器。所述第三相位补偿范围与所述第二相位补偿范围和所述第一相位补偿范围均不同。较佳地，N等于1，一级结构采用第一相位补偿电路，所述相位补偿装置的输入信号由所述第一移位寄存器链的第一个移位寄存器输入，由所述第一移位寄存器链的最后一个二选一选择器输出；设fn除以fm的商为x，余数为y：fm＝fn，或，fm<fn且y≠0；所述第一移位寄存器链的移位寄存器的时钟频率为fn。较佳地，设所述相位补偿装置的相位补偿范围的相位补偿最大时延为T：所述第一移位寄存器链的移位寄存器的数量为ceil(T/fn)，需要移位的移位寄存器的数量为floor(相位补偿值/fn)。其中，ceil(*)表示上取整，floor(*)表示下取整。较佳地，N等于2，二级结构采用第一相位补偿电路和第二相位补偿电路，所述第一移位寄存器链与所述第二移位寄存器链连接，所述相位补偿装置的输入信号由所述第一移位寄存器链输入，由第二移位寄存器链输出；设fn除以fm的商为x，余数为y：fm<fn，y＝0；x分解为x＝2p×q，p＝0，q等于2或为大于2的奇数：所述第一移位寄存器链的移位寄存器的时钟频率为fm；所述第二移位寄存器链的移位寄存器的时钟频率为fn，数量为q-1。较佳地，设所述相位补偿装置的相位补偿范围的相位补偿最大时延为T：所述第一移位寄存器链的移位寄存器的数量为ceil(T/fm)，需要移位的移位寄存器的数量为floor(相位补偿值/fm)；所述第二移位寄存器链需要移位的移位寄存器的数量为round(相位补偿值-第一相位补偿电路的补偿量/fm)。其中，round(*)表示四舍五入。较佳地，N等于3，三级结构采用第一相位补偿电路、第三相位补偿电路和第二相位补偿电路，所述第一移位寄存器链、所述第三移位寄存器链和所述第二移位寄存器链顺次连接，所述相位补偿装置的输入信号由所述第一移位寄存器链输入，经过所述第三移位寄存器链，由所述第二移位寄存器链输出；设fn除以fm的商为x，余数为y：fm<fn，y＝0；x分解为x＝2p×q，p为大于0的整数，q等于2或为大于2的奇数；所述第一移位寄存器链的移位寄存器的时钟频率为fm；所述第三移位寄存器链中前一个移位寄存器的时钟频率为后一个移位寄存器的时钟频率的一半，最后一个移位寄存器的时钟频率为fn/2，数量为p；所述第二移位寄存器链的移位寄存器的时钟频率为fn，数量为q-1。较佳地，设所述相位补偿装置的相位补偿范围的相位补偿最大时延为T：所述第一移位寄存器链的移位寄存器的数量为ceil(T/fm)，需要移位的移位寄存器的数量为floor(相位补偿值/fm)；所述第三移位寄存器链需要移位的移位寄存器的数量为floor(相位补偿值-第一相位补偿电路的补偿量/)；所述第二移位寄存器链需要移位的移位寄存器的数量为round(相位补偿值-第一相位补偿电路的补偿量-第二相位补偿电路的补偿量/fm)。在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本专利技术各较佳实例。本专利技术的积极进步效果在于：本专利技术在保证补偿范围和补偿精度的前提下，基于分级本文档来自技高网...

【技术保护点】
一种基于数字延时的相位补偿装置，其特征在于，所述相位补偿装置采用N级结构，各级的相位补偿精度均不相同且相位补偿范围均不相同，各级相位补偿的总和等于输入的相位补偿值或在相位补偿范围内最接近输入的相位补偿值，N为大于或等于1的整数；所述相位补偿装置的输入信号采样率为f

【技术特征摘要】
1.一种基于数字延时的相位补偿装置，其特征在于，所述相位补偿装置采用N级结构，各级的相位补偿精度均不相同且相位补偿范围均不相同，各级相位补偿的总和等于输入的相位补偿值或在相位补偿范围内最接近输入的相位补偿值，N为大于或等于1的整数；所述相位补偿装置的输入信号采样率为fm，相位补偿精度为fn，fm≤fn。2.如权利要求1所述的相位补偿装置，其特征在于，所述N级中的一级采用第一相位补偿电路，所述第一相位补偿电路用于对输入的信号在第一相位补偿范围内进行补偿；所述第一相位补偿电路包括：第一移位寄存器链，包括若干移位寄存器和与所述移位寄存器等数量的二选一选择器，所述移位寄存器与所述二选一选择器交替连接，输入所述第一移位寄存器链的信号由所述第一移位寄存器链的第一个移位寄存器输入，由所述第一移位寄存器链的最后一个二选一选择器输出；所述第一移位寄存器链的移位寄存器的数量根据所述第一相位补偿电路的相位补偿范围确定；译码器，用于对所述相位补偿值译码，产生用于控制所述二选一选择器的选择信号。3.如权利要求2所述的相位补偿装置，其特征在于，所述N级中的一级采用第二相位补偿电路，所述第二相位补偿电路用于对输入的信号在第二相位补偿范围内进行补偿；所述第二相位补偿电路包括：第二移位寄存器链，包括若干移位寄存器和与所述移位寄存器等数量的二选一选择器，所述移位寄存器与所述二选一选择器交替连接，输入所述第二移位寄存器链的信号由所述第二移位寄存器链的第一个移位寄存器输入，由所述第二移位寄存器链的最后一个二选一选择器输出；所述第二移位寄存器链的移位寄存器的数量根据所述第二相位补偿电路的相位补偿范围确定。4.如权利要求3所述的相位补偿装置，其特征在于，所述N级中的一级采用第三相位补偿电路，所述第三相位补偿电路用于对输入的信号在第三相位补偿范围内进行补偿；所述第三相位补偿电路包括：第三移位寄存器链，包括若干移位寄存器和与所述移位寄存器等数量的二选一选择器，所述移位寄存器与所述二选一选择器交替连接，输入所述第三移位寄存器链的信号由所述第三移位寄存器链的第一个移位寄存器输入，由所述第三移位寄存器链的最后一个二选一选择器输出；所述第三移位寄存器链的移位寄存器的数量根据所述第三相位补偿电路的相位补偿范围确定。5.如权利要求2所述的相位补偿装置，其特征在于，N等于1，一级结构采用第一相位补偿电路，所述相位补偿装置的输入信号由所述第一移位寄存器链的第一个移位寄存器输入，由所述第一移位寄存器链的最后一个二选一选择器输出；设fn除以fm的商为x，余数为y：fm＝fn，或，fm<fn且y≠0；所述第一移位寄存器链的...

【专利技术属性】
技术研发人员：王红美，袁文师，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：上海,31