负偏压温度不稳定性测试附加电路及测试方法技术

本发明专利技术提供了一种用于负偏压温度不稳定性(NBTI)测试的附加电路及测试方法，其中，附加电路分别连接源-测量单元和待测PMOS；附加电路包括一个NMOS；NMOS的基极通过电阻R0与NMOS的源极电连接；NMOS的漏极通过电阻R1与待测的PMOS栅极电连接；NMOS的栅极通过电阻R2与待测的PMOS栅极电连接；NMOS基极的电位设置为小于0V，源-测量单元电压输入端与NMOS的栅极相连。当源-测量单元输入电压变为0V时，由于R2电阻分压，使得待测PMOS栅极电压小于0V，即等于在断开应力电压后出现NBTI恢复效应时，仍有一个R2的分压电压施加在待测PMOS的栅极，抑制了PMOS中NBTI的恢复效应，使得测量结果更加精确。

【技术实现步骤摘要】

本专利技术涉及半导体测试领域，尤其涉及一种负偏压温度不稳定性(negative biastemperature instability, NBTI)测试附加电路及测试方法。
技术介绍
负偏压温度不稳定性(negativebias temperature instability, NBTI)是影响CMOS (Complementary Metal Oxide Semiconductor互补金属氧化物半导体)集成电路可靠性的重要因素。NBTI现象很早就已经被发现，对于较大尺寸的半导体器件，NBTI效应对其可靠性的影响并不大，因此未得到足够的重视。随着超大规模集成电路技术向超深亚微米的迅速发展，器件沟槽长度L和栅氧厚度tox的不断缩小，加在栅极氧化层上的电压越来越高，工作温度也相应提高，器件对工作阀值电压越来越敏感，由于NBTI效应导致的PMOS (P 型金属-氧化物-半导体)电性参数退化(如阀值电压)已经成为影响PMOS器件寿命和集成电路可靠性的关键问题。NBTI效应发生在PMOS器件的栅极处于负偏压下时，即PMOS栅极电压小于O并且数值大于PMOS的阀值电压时，此时PMOS的一些参数本文档来自技高网...

【技术保护点】
一种负偏压温度不稳定性测试附加电路，分别连接源？测量单元和待测PMOS，其特征在于，所述测试电路包括一个NMOS；其中，NMOS的基极通过电阻R0与NMOS的源极电连接；NMOS的漏极通过电阻R1与待测的PMOS栅极电连接；NMOS的栅极通过电阻R2与待测的PMOS栅极电连接；NMOS基极的电位设置为小于0V，源？测量单元电压输入端与所述NMOS的栅极相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：冯军宏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：