一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法技术

本发明专利技术属于集成电路制造互连领域，具体涉及一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法。本发明专利技术使用混合介质（氧化层/金属）来作为抗铜扩散阻挡层，首先，可以有效增强金属对铜的抗扩散能力，并有效防止扩散阻挡层被氧化而失效，延长扩散阻挡层的寿命。其次，可以降低互连电路的有效介电常数值，进而使得互连电路整体的RC延迟下降。再次，由于金属与铜具有良好的粘附性和接触，可以在金属表面直接电镀铜而不需要先淀积一层铜籽晶，工艺简单可行，有望在未来铜互连的抗扩散阻挡层的制造中得到应用。

【技术实现步骤摘要】

本专利技术属于集成电路制造互连领域，具体涉及一种用于铜互连的混合介质(氧化层/金属)抗铜扩散阻挡层及其制造方法。
技术介绍
铜互连技术是指在半导体集成电路互连层的制作中采用铜金属材料取代传统铝金属互连材料的新型半导体制造工艺技术。传统的铜互连结构如图I所示，包括在半导体基底10上形成的低介电常数介质层11，在低介电常数介质层11中形成有互连通孔，覆盖所述互连通孔的底壁和侧壁形成有抗铜扩散阻挡层12，在所述互连通孔内所述抗铜扩散阻挡层12之上形成有铜金属互连线13，在铜金属互连线13之上还形成有氮化硅薄膜作为刻蚀阻挡层以及同一层铜互连线的绝缘。.如上所述，在电镀铜金属之前，需先淀积一层抗铜扩 散阻挡层以阻止铜扩散进入到介质当中，以防止漏电等一些列问题的发生。由于半导体器件工艺技术节点越来越小，导致整个电路对时序的要求越来越高，迫切需要新技术来减小互连本身带来的RC (R指电阻，C指电容)延迟，从根本上来说即需要减小互连当中绝缘层的有效介电常数值。从90纳米到现在的22纳米工艺技术节点，为了减小互连电路的影响，已引入了超低介电常数介质(ULK)作为电路的绝缘层，然而要保持整个电路的介电本文档来自技高网...

【技术保护点】
一种用于铜互连的抗铜扩散阻挡层，包括：在半导体基底上形成的低介电常数介质层；在所述低介电常数介质层中形成的互连通孔；其特征在于，在所述互连通孔的侧壁以及所述低介电常数介质层之上形成的氧化层；覆盖所述氧化层与所述互连通孔的底壁形成的金属层；所述氧化层与所述金属层形成氧化层和金属混合介质抗铜扩散阻挡层。

【技术特征摘要】
1.一种用于铜互连的抗铜扩散阻挡层，包括在半导体基底上形成的低介电常数介质层；在所述低介电常数介质层中形成的互连通孔；其特征在于， 在所述互连通孔的侧壁以及所述低介电常数介质层之上形成的氧化层； 覆盖所述氧化层与所述互连通孔的底壁形成的金属层； 所述氧化层与所述金属层形成氧化层和金属混合介质抗铜扩散阻挡层。2.如权利要求I所述的用于铜互连的抗铜扩散阻挡层，其特征在于，所述的氧化层为硅碳氮、氮化硅或者为金属的氧化物及氮氧化物。3.如权利要求I所述的用于铜互连的抗铜扩散阻挡层，其特征在于，所述的金属层可以为单质金属或金属氮化物。4.如权利要求2所述的用于铜互连的抗铜扩散阻挡层，其特征在于，所述金属的氧化物及氮氧化物为氧化铝、氮氧化铝、氧化钽或者氧化铪。5.如权利要求3所述的用于铜互连的抗铜扩散阻挡层，其特征在于，所述的金属层为钴、钌、钽、钨、钥、钛、铜、氮化钽、氮化钛或者为氮化钥。6.一种如权利要求I所述的用于铜互连的抗铜扩散阻挡层的...

【专利技术属性】
技术研发人员：孙清清，房润辰，郑珊，张卫，王鹏飞，周鹏，
申请(专利权)人：复旦大学，
类型：发明
国别省市：