本发明专利技术属于半导体集成电路制造技术领域，具体为一种铜互连结构及其制备方法。本发明专利技术以现有铜互连结构为基础，采用硅酸锰薄膜作为铜互连结构的铜扩散阻挡层。本发明专利技术用原子层淀积方法在铜互连的沟槽和通孔结构中来生长5~20nm的硅酸锰薄膜，淀积的薄膜能够达到良好的台阶覆盖性，可大大减少孔洞和缝隙等缺陷的产生。此外，通过调节硅酸锰薄膜中的Si和Mn比例，可以获得较佳的铜扩散阻挡能力和粘附特性。本发明专利技术的优点是可以提高铜互连线的抗电迁移特性，并保持其在集成电路铜互连应用中的可靠性，为45nm及其以下工艺技术节点提供了一种理想的互连工艺技术解决方案。
【技术实现步骤摘要】
本专利技术属于半导体集成电路制造
，具体涉及一种铜互连结构及其制备方法。
技术介绍
集成电路技术一直遵循摩尔定律，通过不断缩小器件尺寸和增加晶片尺寸来提高晶体管密度，从而降低成本，并使其高速发展。不过，当器件特征尺寸缩小到纳米尺度后，互连延迟逐渐取代芯片延迟成为影响芯片性能的关键因素，使得芯片性能大幅降低。为了减少互连线引起的RC延迟，Cu互连已经逐渐取代Al互连成为半导体业界的主流技术。金属Cu作为集成电路的互连线材料，与传统的Al相比，主要有以下优点(1) Cu 的电阻率较小。一般体材料的Al的电阻率为2.7 μ Ω . cm，而Cu的电阻率为1.7 μ Ω . cm ； (2)Cu互连线引起的寄生电容比铝互连线来得小；(3) Cu的抗电迁移能力比Al要好的多。在高电流密度下，Cu的抗电迁移能力比Al的可提高将近四个数量级，因此可以大大减少由于电迁移效应而产生的孔洞或缝隙，能够减少漏电流，并极大地提高器件的可靠性；(4) Cu还具有良好的抗应力导致的孔洞特性等；(5) Cu的导热性比Al好，可以使硅晶片较快的通过外面的封装结构来散热，也可以改善晶片的可靠性，延长晶片的寿命。因此，采用Cu互连技术能够满足高频、高集成度、大功率、大容量和长寿命的先进集成电路的要求，使得纳米尺寸的工艺技术节点，Al互连工艺逐渐被铜互连工艺取代。不过，采用Cu材料作为集成电路互连线的工艺虽然可以克服Al金属材料先天上的不足，但是也存在很多问题需要克服解决。例如，金属Cu在大气环境下很容易发生氧化并受潮而腐蚀，且Cu不像Al—样可以形成自身的保护层，因此会影响金属互连线的稳定性与寿命。再者，Cu在低温时具有一定的溶解度，且Cu与Si衬底发生反应，会形成Cu的硅化物而使得器件失效。另外，Cu原子具有快速的扩散性，当在电场的加速下，Cu将很容易穿透绝缘介质层而迅速地到达Si衬底里面进去，一旦Cu扩散到硅衬底中将会与Si作用而导致Cu穿透晶体管的界面而使得器件发生短路现象。目前，Cu与绝缘介质层或Si之间的高扩散性问题，一般采用TaN/Ta的双层结构作为扩散阻挡层加以克服。但是制备TaN/Ta双层结构的扩散阻挡层，如果晶化程度较高，会在晶界处形成Cu的扩散通道，加剧Cu的扩散效应。而且TaN/Ta双层结构的黏附性较差，易发生可靠性问题。此外，TaN/Ta双层结构扩散阻挡层的传统制备方法，主要采用物理气相淀积(PVD)技术。但是PVD技术由于台阶覆盖能力较差，沟槽和通孔填充能力不佳，不能满足金属氧化物半导体(MOS)晶体管个器件尺寸缩小到45/32nm工艺节点及以下的要求，容易引起可靠性变差等问题。为了降低互连电阻、减少互连之间的电容及提高可靠性，采用ALD技术来生长一层纳米级的硅酸锰，可以在沟槽和通孔的填充过程中，具有良好的保形性，提高器件的可靠性，并可以有效地降低互连RC延迟。
技术实现思路
本专利技术的目的在于提供一种抗Cu扩散性能优异的铜互连结构及其制备方法，以改善集成电路特征尺寸不断减少导致RC延迟大的缺点，提升半导体芯片的性能。本专利技术提供的铜互连结构，是以现有铜互连结构为基础，其改进之处在于采用硅酸锰薄膜作为铜互连结构的扩散阻挡层，硅酸锰薄膜的厚度为5 20 nm。通过引入上述新型扩散阻挡层比采用ALD来制作应用于纳米级沟槽和通孔互连的扩散阻挡层，不仅能提高台阶覆盖特性，而且可以增强扩散阻挡层和层间绝缘介质层的黏附性，可以形成具有较佳物理形貌、尽可能少的孔洞或缝隙缺陷，具有优异抗Cu扩散性能的阻挡层，以改善集成电路特征尺寸不断减少导致RC延迟大的缺点，提升半导体芯片的性能。 本专利技术提供的铜互连结构的制备方法，具体步骤如下 化学清洗的硅基衬底； 在硅片上依次形成一层刻蚀阻挡层、绝缘介质层； 通过光刻、刻蚀工艺，在绝缘介质层及下面的刻蚀阻挡层处定义出互连位置，形成金属沟槽或通孔； 利用原子层淀积(ALD)方法在沟槽或通孔上生长一硅酸锰薄膜，作为抗铜扩散阻挡层； 在扩散阻挡层上生长一层铜籽晶层； 再直接电镀铜，获得铜互连结构； 最后用化学机械抛光工艺平整化晶片表面。进一步地，上述方法中所述的刻蚀阻挡层材料为氮化硅。所述的绝缘介质层材料为 Si02、SiOF、SiCOH 或多孔的 SiCOH。所述的硅酸锰薄膜，采用ALD生长技术，使用的Mn反应前驱体为Mn (EtCp)2，使用的Si反应前驱体为三(二甲氨基硅烷)(TDMAS)，使用的氧源为H20、H2O2或03，生长温度为200 300 0C,反应的基压在I 4 Torr0所述扩散阻挡层上的铜籽晶层，也采用ALD生长技术。使用的Cu反应前驱体为Cu(acac)2,或Cu(thd)2,或[Cu (sBu_amd) ]2，使用的另外一种反应物为H2,生长温度为150 250 0C,反应的基压在I 4 Torr0与传统的铜扩散阻挡层采用TaN/Ta的双层结构，及使用的PVD制备方法相比，本专利技术使用的硅酸锰抗铜扩散阻挡层材料，5^20 nm厚就能够很好地阻挡Cu、0和H2O的扩散，同时能保持很好的电学特性。而且利用ALD来生长硅酸锰薄膜，凭借其自限制的生长特性，较低的工艺温度，每个生长周期只形成约为O. 03、. Inm左右厚度的薄膜，可以实现在纳米级宽，高纵深比的结构中，高保形制备Cu扩散阻挡层，避免了后续工艺中孔洞或缝隙等缺陷的产生，降低沟槽或通孔中的接触电阻，从而有效地提高芯片的性能和可靠性。附图说明图I -图5为依照本专利技术实施的一种新型Cu扩散阻挡层与铜互连的集成工艺剖面图。图中标号101为半导体衬底晶片，102为刻蚀阻挡层，103为绝缘介质层，104为扩散阻挡层硅酸铜薄膜，105为籽晶层铜膜，106为电镀铜薄膜。具体实施例方式下面参考附图描述本专利技术的实施方式。后面的描述中，相同的附图标记表示相同的组件，对其重复描述将省略。本专利技术所提出的抗Cu扩散阻挡层硅酸锰及其制备方法可以适用于不同集成电路技术的后道铜互连结构中，以下所叙述的是制备铜互连线扩散阻挡层硅酸锰薄膜为实施例的工艺流程。首先，在半导体晶片Si(IOO)衬底101上，采用标准CMOS工艺，完成硅片的清洗工作，主要包括用含有硫酸和双氧水的混合溶液、标准清洗sc-l、SC-2溶液、稀释的氢氟酸及去离子水分别依序清洗Si衬底，去除各种杂质和自然氧化层，并用高纯N2吹干。在清洗好的Si(IOO)衬底101上，依序淀积一层刻蚀阻挡层氮化硅102、用于层间绝缘的介质层 103 (如SiO2薄膜)。接着，利用标准的光刻和刻蚀工艺形成互连结构用的沟槽或通孔201。然后，在沟槽或通孔201形成后，开始利用ALD来生长硅酸锰扩散阻挡层薄膜104。使用的Mn反应前驱体为Mn (EtCp) 2，使用的Si反应前驱体为三(二甲氨基硅烷)(TDMAS)，使用的氧源为H20、H2O2或O3，生长温度为20(T300 0C,反应的基压在f 4 Torr0首先，在反应腔中通入Mn (EtCp) 2源，时间为广5 s ;用高纯N2吹洗反应腔f 10 s;再通入氧源，时间为广5 s;用高纯N2吹洗反应腔广10 S，这样完成一个氧化锰的ALD生长周期。根据薄膜的性质，重复这样的周期η次(n=f 20)。接着，在反应腔中通入TDMAS本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种铜互连结构，以现有铜互连结构为基础，其特征在于采用硅酸锰薄膜作为铜互连结构的扩散阻挡层，硅酸锰薄膜的厚度为5 20 nm。2.—种铜互连结构的制备方法，其特征在于具体步骤为 化学清洗的硅基衬底； 在硅片上依次形成一层刻蚀阻挡层、绝缘介质层； 通过光刻、刻蚀工艺，在绝缘介质层及下面的刻蚀阻挡层处定义出互连位置，形成金属沟槽或通孔； 利用原子层淀积方法在沟槽或通孔上生长一硅酸锰薄膜，作为抗铜扩散阻挡层； 在扩散阻挡层上生长一层铜籽晶层； 再直接电镀铜，获得铜互连结构； 最后用化学机械抛光工艺平整化晶片表面。3.根据权利要求2所述的制备方法，其特征在于，所述的绝缘介质层材料为Si02、SiOF, SiCOH ...
【专利技术属性】
技术研发人员：卢红亮，谢立恒，孙清清，王鹏飞，丁士进，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。