【技术实现步骤摘要】
本专利技术涉及半导体技术，特别涉及一种PMOS管的制作方法。
技术介绍
图I 图6为现有技术中P型金属氧化物半导体(PMOS)管的制作方法的过程剖面示意图，该方法主要包括步骤101，参见图I，提供一半导体衬底1001，在半导体衬底1001表面生长栅氧化层1002，并沉积多晶硅，然后对多晶硅和栅氧化层1002进行刻蚀形成栅极结构。在本步骤中，首先进行栅氧化层1002的生长；然后，可通过化学气相沉积工艺，在晶片表面沉积一层多晶硅，厚度约为500 2000埃；之后，对多晶硅和栅氧化层1002进行刻蚀，制作出栅极结构，所述栅极结构包括由多晶硅构成的栅极1003和位于栅极1003下方的栅氧化层1002。步骤102，参见图2，向半导体衬底1001进行轻掺杂漏(LDD)注入，在栅极结构两侧的半导体衬底1001上形成轻掺杂漏极1004和轻掺杂源极1005，然后进行快速热退火处理。在半导体器件微型化、高密度化、高速化和系统集成化等需求的推动下，栅极结构的宽度不断减小，其下方的沟道长度也不断减小，然而漏端的电压并没有显著减小，这就造成了在漏端的电场的增加，使得附近的电荷具有较大的能...
【技术保护点】
一种PMOS管的制作方法，该方法包括：在半导体衬底表面形成第一硬掩膜层，并对第一硬掩膜层进行刻蚀，刻蚀后的第一硬掩膜层为位于半导体衬底之上的凸起结构；采用外延生长工艺在刻蚀后的第一硬掩膜层两侧的半导体衬底之上分别生长漏极锗化硅SiGe外延层和源极SiGe外延层，且所述漏极SiGe外延层和源极SiGe外延层的上表面低于所述第一硬掩膜层的上表面；在所述漏极SiGe外延层和源极SiGe外延层之上形成第二硬掩膜层，且所述第二硬掩膜层的上表面与所述第一硬掩膜层的上表面高度相同；去除第一硬掩膜层后，所形成的开口暴露出半导体衬底；采用外延生长工艺在暴露出的半导体衬底之上生长新的半导体衬底...
【技术特征摘要】
【专利技术属性】
技术研发人员：刘金华，周地宝，周晓君，神兆旭，王文博，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。