双重曝光制作工艺的光掩模组及其形成方法技术

本发明专利技术公开一种用于双重曝光制作工艺的光掩模组及其形成方法。光掩模组包含一第一光掩模，其具有一第一组通孔图样，及一第二光掩模，其具有一第二组通孔图样。该第一组通孔图样包含至少两个通孔图样，沿一对角方向设置，且该两个通孔图样分别具有至少一截角。该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列。

【技术实现步骤摘要】

本专利技术涉及一种用于双重曝光制作工艺的光掩模组的通孔图样，尤其是涉及一种于角落具有截角的通孔图样。
技术介绍
在集成电路的设计及制造过程中，光掩模设计是不可欠缺的一个流程。光掩模设计是根据集成电路的电路设计而产生相对应的通孔图样阵列，再将通孔图样阵列形成于光掩模上，进而在集成电路的制造过程中利用光掩模对晶片表面进行曝光显影。然而，集成电路的积成度越来越高且其制作工艺要求越来越精密，现有曝光显影机台所提供的光线波长有其极限，假若光掩模上的通孔图样太接近，将会造成晶片表面上曝光显影的图样无法清楚显影出来，进而使得制作的集成电路产生缺陷
技术实现思路
本专利技术的目的在于提供一种，以解决上述问题。为达上述目的，本专利技术提供一种用于双重曝光制作工艺的光掩模组包含一第一光掩模，其具有一第一组通孔图样，及一第二光掩模，其具有一第二组通孔图样。该第一组通孔图样包含至少两个通孔图样，沿一对角方向设置，且两个该通孔图样分别具有至少一截角。该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列。本专利技术另提供一种利用双重曝光制作工艺的光掩模组于一晶片上形成半导体的方法，包含提供一光掩模组，该光掩模组包含一具有一第一组通孔图样的第一光掩模以及一具有一第二组通孔图样的第二光掩模，该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列，且该两组通孔图样的至少其中一组包含具有截角的通孔图样；利用该第一光掩模于一晶片上进行曝光；及利用该第二光掩模于该晶片上进行曝光。本专利技术另提供一种形成双重曝光制作工艺的光掩模组的方法，包含产生一通孔图样阵列；将该通孔图样阵列分为一第一组通孔图样及一第二组通孔图样，其中该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列，且可互补成该通孔图样阵列；调整该第一组通孔图样及该第二组通孔图样，以于该第一组通孔图样及/或该第二组通孔图样的至少一通孔图样的一角落形成一截角；及将该调整后的第一组通孔图样形成于一第一光掩模上，且将该调整后的第二组通孔图样形成于一第二光掩模上。相比较于
技术介绍
，本专利技术于矩形曝光图样的角落上形成直角三角形的遮蔽区域以增加矩形曝光图样的透光区域间的距离，进而解决因矩形曝光图样阵列的矩形曝光图样太接近而产生显影不清楚的问题。使得曝光显影机台能进一步制作制作工艺更精密的集成电路。附图说明图I为本专利技术双重曝光制作工艺的光掩模组的示意图；图2为本专利技术利用图I双重曝光制作工艺的光掩模组对晶片进行曝光显影的示意图；图3为本专利技术双重曝光制作工艺的通孔图样的设置模式的示意图；图4为本专利技术双重曝光制作工艺的通孔图样于彼此相邻的最接近的角落具有截角的示意图； 图5为本专利技术通孔图样调整前后的示意图；图6为本专利技术通孔图样具有最大截角的不意图；图7为本专利技术形成双重曝光制作工艺的光掩模组的方法的流程图。主要元件符号说明10通孔图样阵列12,32,52,54,62通孔图样20第一组通孔图样30第二组通孔图样100光掩模组110第一光掩模120第二光掩模200晶片C截角S截边700流程图710 至 740步骤具体实施例方式请同时参考图I及图2，图I为双重曝光制作工艺的光掩模组100的示意图，而图2为利用图I双重曝光制作工艺的光掩模组100对晶片200进行曝光显影的示意图。为了解决矩形曝光图样太接近所导致干涉、显像不足等的问题，本专利技术利用双重曝光制作工艺，在一电脑系统中，先将预定形成在晶片200上的布局(layout)分为两组图样并分别据以制做成一对光掩模组100。例如，本专利技术的一较佳实施例，在双重曝光制作工艺中会将预定形成在晶片200上呈阵列排列的通孔图样(via pattern)产生的通孔图样阵列10分为一第一组通孔图样20及一第二组通孔图样30，其中第一组通孔图样20及第二组通孔图样30于水平及垂直方向相互交错排列，且第一组通孔图样20及第二组通孔图样30相对于晶片上的曝光位置彼此不重叠并互补成原布局的阵列图样。第一组通孔图样20形成于一第一光掩模110上，而第二组通孔图样30形成于一第二光掩模120上。进而再于曝光显影时利用第一光掩模110及第二光掩模120分别对晶片200进行曝光，如此即可避免因通孔图样阵列10的通孔图样12太接近而产生显影不清楚的问题。本专利技术的双重曝光制作工艺不但可使现有曝光显影机台能进一步制作制作工艺更精密的集成电路，而且可整合于现行的二次曝光一次蚀刻(2P1E)以及二次曝光二次蚀刻(2P2E)的双重曝光制作工艺。通孔图样通常为矩形或多边形，在本专利技术实施例中以矩形(或正方形)作为例子。请参考图3，图3为双重曝光制作工艺的通孔图样的设置模式的示意图。如图3所示，双重曝光制作工艺是将其通孔图样阵列分为互补的两组通孔图样，因此通孔图样32之间相互间隔设置以增加通孔图样32之间的距离，然而，通孔图样32之间仍可能因角落的位置过于接近，导致干涉现象而产生显影不清楚的问题。请参考图4，图4为双重曝光制作工艺的通孔图样于彼此相邻的最接近的角落具有截角的示意图。为了避免通孔图样之间因角落的位置过于接近而产生显影不清楚的问题，本专利技术于第一通孔图样52和第两个通孔图样54最接近的角落具有截角C。如此于对角位置的两通孔图样52、54之间的间隔距离将可变大。上述截角C的截边S的长度介于通孔图样宽度的1/2倍及通孔图样宽度的1/20倍之间，且截角C的截边S的长度较佳地是介于通孔图样宽度的1/5倍及通孔图样宽度的1/10倍之间。请参考图5，图5为通孔图样调整前后的示意图。如图5所示，通孔图样62可只于 一个角落具有截角，也可于四个角落皆具有截角。本专利技术可视通孔图样之间距离的情况调整通孔图样的截角的数目。请参考图6,图6为通孔图样具有最大截角的示意图。如图6所示，当通孔图样62于四个角落皆具有截角，且截角的截边的长度为通孔图样宽度的1/2倍时，调整后的通孔图样为菱形，上述配置和将图3的通孔图样32旋转45度的方式设置不同，因为若只将通孔图样32旋转45度，则在定位通孔图样32的顶点时，需使顶点离通孔图样32的中心点的距离为原有边线离通孔图样32的中心点的距离的▲倍，而上为无理数，因此通孔图样32的顶点将会偏移，进而造成通孔图样32变形。而图6截角后的通孔图样将不会有变形的问题。另外，本专利技术可对调整后的通孔图样进行光学校正，以使晶片表面上曝光的图样能准确显影出来。上述光学校正方法可利用预先建好的光学模型进行模拟以对调整后的通孔图样进行光学校正。请参考图7，图7为本专利技术形成双重曝光制作工艺的光掩模组的方法的流程图700。本专利技术形成双重曝光制作工艺的光掩模组的流程如下列步骤步骤710 :产生一通孔图样阵列；步骤720 :将该通孔图样阵列分为一第一组通孔图样及一第二组通孔图样，其中该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列，且可互补成该通孔图样阵列；步骤730 :调整该第一组通孔图样及该第二组通孔图样，以于该第一组通孔图样及/或该第二组通孔图样的至少一通孔图样的一角落形成一截角；及步骤740 :将该调整后的第一组通孔图样形成于一第一光掩模上，且将该调整后的第二组通孔图样形成于一第二光掩模上。基本上，上述结果的达成，流程图700的步骤并不一定要遵守以上顺序，且各个步骤并不一定是相本文档来自技高网...

【技术保护点】
一种用于双重曝光制作工艺的光掩模组，包含：第一光掩模，其具有第一组通孔图样，该第一组通孔图样包含至少两个通孔图样，沿一对角方向设置，且该两个通孔图样分别具有至少一截角；及第二光掩模，其具有第二组通孔图样，其中该第一组通孔图样及该第二组通孔图样于水平及垂直方向相互交错排列。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢德贤，陈明瑞，郭士铭，谢秉亿，王正德，李静怡，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：