进行存储器存取管理的方法以及存储装置及其控制器制造方法及图纸

本发明专利技术公开了一种用来进行存储器存取管理的方法，该方法包含有：针对一存储器中的同一存储单元，依据该存储器所输出的一第一数字值，要求该存储器输出至少一第二数字值，其中该第一数字值与该至少一第二数字值用来判断该存储单元所储存的同一位元的信息，且该存储单元的各种可能状态的数量等于该存储单元所储存的全部的位元的各种可能组合的数量；以及基于该至少一第二数字值，产生/取得该存储单元的软信息，以供进行软解码。本发明专利技术另提供相关的存储装置及其控制器。本发明专利技术通过适当地产生软信息，辅以相关的软/硬信息传输控制，能针对该控制器所存取的数据来进行妥善的存储器存取管理，以减少错误的发生。

【技术实现步骤摘要】

本专利技术涉及快闪存储器(Flash Memory)的存取(Access),更具体地说,涉及一种用来进行存储器存取管理的方法以及相关的存储装置及其控制器。
技术介绍
近年来由于存储器的技术不断地发展，各种便携式存储装置(例如符合SD/MMC、CF、MS、XD标准的记忆卡)被广泛地实施于诸多应用中。因此，这些便携式存储装置中的存储器的存取控制遂成为相当热门的议题。以常用的NAND型快闪存储器而言，其主要可区分为单级单元(Single LevelCell, SLC)与多级单元(Multiple Level Cell,MLC)两大类的快闪存储器。单级单元快闪存储器中的每个被当作存储单元的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑 值I。另外，多级单元快闪存储器中的每个被当作存储单元的晶体管的储存能力则被充分利用，采用较高的电压来驱动，以通过不同级别的电压在一个晶体管中记录两组(或以上)位元信息(00、01、11、10);理论上，多级单元快闪存储器的记录密度可以达到单级单元快闪存储器的记录密度的两倍，这对于曾经在发展过程中遇到瓶颈的NAND型快闪存储器的相关产业而言，是非常好的消息。相较于单级单元快闪存储器，由于多级单元快闪存储器的价格较便宜，并且在有限的空间里可提供较大的容量，故多级单元快闪存储器很快地成为市面上的便携式存储装置竞相采用的主流。然而，多级单元快闪存储器的不稳定性所导致的问题也一一浮现。为了确保便携式存储装置对快闪存储器的存取控制能符合相关规范，快闪存储器的控制器通常备有某些管理机制以妥善地管理数据的存取。依据相关技术，有了这些管理机制的存储装置还是有不足之处。举例来说，多级单元快闪存储器的错误率在某些情况下会上升至令人难以置信的地步，而传统的错误更正机制却无法不足以应付这些状况下的突发错误(Burst Error)。因此，需要一种同时具备错误更正机制与数据存取机制的新颖的存储器存取机制。
技术实现思路
因此本专利技术解决的技术问题是提供一种用来进行存储器存取管理的方法以及相关的存储装置及其控制器，以解决上述问题。本专利技术的较佳实施例中提供一种用来进行存储器存取管理的方法，该方法包含有针对一存储器中的同一存储单元(Memory Cell)，依据该存储器所输出的一第一数字值，要求该存储器输出至少一第二数字值，其中该第一数字值与该至少一第二数字值用来判断该存储单元所储存的同一位元的信息，且该存储单元的各种可能状态(即各种可能的储存状态)的数量等于该存储单元所储存的全部的位元的各种可能组合的数量；以及基于该至少一第二数字值，产生/取得该存储单元的软信息(Soft Information),以供进行软解码(Soft Decoding)。尤其是,该软信息依据该存储器的电荷分布统计信息而定。本专利技术于提供上述方法的同时，亦对应地提供一种存储装置，其包含有一存储器，该存储器包含多个区块；以及一控制器，用来存取(Access)该存储器以及管理该多个区块，并且另针对该控制器本身所存取的数据来进行存储器存取管理。另外，针对该存储器中的同一存储单元，该控制器依据该存储器所输出的一第一数字值，要求该存储器输出至少一第二数字值，其中该第一数字值与该至少一第二数字值用来判断该存储单元所储存的同一位元的信息，且该存储单元的各种可能状态(即各种可能的储存状态)的数量等于该存储单元所储存的全部的位元的各种可能组合的数量。此外，基于该至少一第二数字值，该控制器产生/取得该存储单元的软信息，以供进行软解码。尤其是，该软信息依据该存储器的电荷分布统计信息而定。本专利技术于提供上述方法的同时，亦对应地提供一种存储装置的控制器，该控制器用来存取一存储器，该存储器包含多个区块，该控制器包含有一只读存储器(Read OnlyMemory, ROM)，用来储存一程序码；一微处理器，用来执行该程序码以控制对该存储器的存取以及管理该多个区块，其中在该微处理器的控制下，该控制器针对该控制器本身所存取的数据来进行存储器存取管理。另外，针对该存储器中的同一存储单元，该控制器依据该存储器所输出的一第一数字值，要求该存储器输出至少一第二数字值，其中该第一数字值与 该至少一第二数字值用来判断该存储单元所储存的同一位元的信息，且该存储单元的各种可能状态(即各种可能的储存状态)的数量等于该存储单元所储存的全部的位元的各种可能组合的数量。此外，基于该至少一第二数字值，该控制器产生/取得该存储单元的软信息，以供进行软解码。尤其是，该软信息依据该存储器的电荷分布统计信息而定。本专利技术的好处之一是，通过适当地产生软信息，辅以相关的软/硬信息传输控制(例如图4所示的方法所揭露的软/硬信息传输控制)，本专利技术能针对该控制器所存取的数据来进行妥善的存储器存取管理，以减少错误的发生。另外，依据各个实施例/变化例来实施并不会增加许多额外的成本，甚至比相关技术更能节省成本。因此，基于本专利技术揭露的内容，相关技术的问题已被解决，且整体成本不会增加太多。附图说明图IA为依据本专利技术一第一实施例的一种存储装置与一主机(Host Device)的示意图。图IB为依据本专利技术一实施例的一种用来进行存储器存取管理的方法的流程图。图2绘示一实施例中关于单级单元快闪存储器(Single Level Cell FlashMemory, SLC Flash Memory)中的闪存单元的门滥电压分布以及对应的状态。图3绘示一实施例中关于单级单元快闪存储器中的闪存单元的门槛电压分布及对应的状态以及相关的感应电压(Sensing Voltage)。图4为依据本专利技术一实施例的一种用来读取一页数据的方法400的流程图。图5绘示一实施例中关于三级单元(Triple Level Cell,TLC)快闪存储器中的闪存单元的门槛电压分布及对应的状态以及相关参数。图6A至图6C绘示其它实施例中关于三级单元快闪存储器中的闪存单元的门槛电压分布及对应的状态以及相关参数。图7绘示另一实施例中关于三级单元快闪存储器中的闪存单元的门槛电压分布及对应的状态以及相关参数。其中，附图标记说明如下100存储装置110存储器控制器112微处理器112C程序码112M只读存储器 114控制逻辑116缓冲存储器118接口逻辑120快闪存储器200主机400用来读取一页数据的方法410，420，430，440，450，460 步骤910用来进行存储器存取管理的方法912,914步骤S0, S1,闪存单元的状态S000 S00I S010J S011,S100J S101，S110J S111Vd判定电压Ve确切的门槛电压Vth, Vthl fflax, Vth0 fflax,门槛电压Vpv0，Vpvl，Vpv2，Vpv3JVpv4J Vpv5，Vpv6，Vpv7Vlst, V2nd, V3rd感应电压AV0，AV1 电压差具体实施例方式I.存储器系统请参考图1A，图IA为依据本专利技术一第一实施例的一种存储装置100与一主机(Host Device) 200的示意图，其中本实施例的存储装置100尤其为便携式存储装置(例如符合SD/MMC、CF、MS、XD标准的记忆卡)或固态硬盘(SSD，Solid State Drive)。存储装置100包含有一控制器以本文档来自技高网...

【技术保护点】
一种用来进行存储器存取管理的方法，其特征是，包含有：针对一存储器中的同一存储单元，依据该存储器所输出的一第一数字值，要求该存储器输出至少一第二数字值，其中该第一数字值与该至少一第二数字值用来判断该存储单元所储存的同一位元的信息，且该存储单元的各种可能状态的数量等于该存储单元所储存的全部的位元的各种可能组合的数量；以及基于该至少一第二数字值，产生/取得该存储单元的软信息，以供进行软解码。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：杨宗杰，张孝德，王文珑，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：