薄膜晶体管及其制造方法技术

本发明专利技术提供一种薄膜晶体管及其制造方法。此方法为在基板上形成栅极、栅极绝缘层、半导体层与掺杂半导体层，然后用等离子体氮化处理，使其在掺杂半导体层的表面形成Si-N弱键结，接着沉积第二金属层，并蚀刻形成源极、漏极并曝露出源极和漏极之间的半导体层。由于在第二金属层沉积之前，掺杂半导体层上已经形成Si-N弱键结，这种方法避免了第二金属层与掺杂半导体层中的硅原子形成键结，并因此减小了接触阻抗同时防止蚀刻速率变慢造成蚀刻残留。

【技术实现步骤摘要】

本专利技术涉及一种薄膜晶体管基板及其制造方法。
技术介绍
液晶显示器因其功耗低、制造成本低和无辐射等特点，近年来得到了广泛的应用。液晶显示器一般包括一薄膜晶体管阵列基板、一彩色滤光基板和夹于该薄膜晶体管阵列基板与该彩色滤光基板之间的液晶层，其中薄膜晶体管主要是用来控制液晶显示器的数据写入，其主要包括栅极、通道区以及源极与漏极等元件。 在现今薄膜晶体管阵列基板的工艺中，掩膜的使用数目已可缩减到五道或四道掩膜工艺甚至三道掩膜，以一般五道掩膜工艺为例，其中薄膜晶体管的制造占了该五道掩膜工艺的前三道。请参照图IA至图1E，图IA至图IE是一种现有技术薄膜晶体管基板的制作方法的流程剖视图。如图IA所示，首先在基板100上形成导体层，然后利用第一道掩膜(未绘示)配合光刻蚀刻工艺以图案化该导体层形成栅极110。而后，请参照如1B，在基板100上形成栅极绝缘层120以覆盖栅极110。然后，在栅极绝缘层120上形成半导体层230与η+掺杂半导体层240。之后，请参照图1C，利用第二道掩膜(未绘示)配合光刻蚀刻工艺以图案化半导体层230以及η+掺杂半导体层240，形成沟道层130与欧姆接触层140。而后，在基板100上形成金属层250。续而，请参照图1D，利用第三道掩膜(未绘示)配合光刻蚀刻工艺以图案化金属层250，形成源极150与漏极160。而后，请参照图1Ε，以源极150与漏极160为掩膜，对掺杂半导体层140进行干法蚀刻工艺，将栅极110上方的欧姆接触层140移除，以暴露出沟道层130。但是，在该制程中，形成通道层130与掺杂半导体层140后，紧接着就沉积金属层250，而金属层250中的金属原子易与欧姆接触层140的硅原子结合从而增加了接触阻抗，导致薄膜晶体管的截止电流Ioff和阈值电压Vth增加；另外，还会使后续蚀刻金属层的速率变慢，甚至会造成金属层的蚀刻残留，影响薄膜晶体管的生产良率。
技术实现思路
本专利技术的目的在于提供一种，以解决上述问题。本专利技术的目的在于提供一种，可减小金属层与欧姆接触层之间的接触阻抗，并避免薄膜晶体管的截止电流和阈值电压增加。本专利技术的目的在于提供一种，可避免金属层的蚀刻残&3甶O本专利技术的目的在于提供一种，可提高薄膜晶体管的生产良率。本专利技术提出的一种薄膜晶体管，包括一栅极，一栅极绝缘层覆盖于该栅极上；一沟道层，设置于该栅极绝缘层上并与该栅极重叠；ー欧姆接触层，设置于该沟道层上，且该欧姆接触层的表面具有Si-N弱键结；一源极及ー漏扱，设置于该欧姆接触层的两侧并与该欧姆接触层部分重叠。在本专利技术的一实施例中，该Si-N弱键结是通过等离子氮化处理形成的。在本专利技术的一实施例中，该等离子氮化处理的气体是氨气。在本专利技术的一实施例中，该等离子氮化处理的气体是氮气。在本专利技术的一实施例中，该等离子氮化处理的气体是氧化氮。在本专利技术的一实施例中，该等离子体氮化处理的功率为800W至1500W。在本专利技术的一实施例中，该等离子体氮化处理的气体流量为6000sccm至15000sccmo在本专利技术的一实施例中，该沟道层与该欧姆接触层是同时形成的。在本专利技术的一实施例中，该源极以及该漏极之间的欧姆接触层被蚀刻并曝露出该沟道层。本专利技术提出的ー种薄膜晶体管的制造方法，在一基板上先后形成一栅极及ー栅极绝缘层；接着再形成一半导体层和一掺杂半导体层，其中该掺杂半导体形成之后，对该掺杂半导体层的表面进行等离子体氮化处理；接续再形成一源极以及一漏扱，以构成该薄膜晶体管。在本专利技术的一实施例中，在等离子体氮化处理后，蚀刻该半导体层与该掺杂半导体层分别形成沟道层与欧姆接触层。在本专利技术的一实施例中，该源极以及该漏极之间的欧姆接触层被蚀刻并曝露出该沟道层。在本专利技术的一实施例中，首先在一基板上沉积ー第一金属层并蚀刻形成ー栅极；然后该基板上沉积ー栅极绝缘层，该栅极绝缘层覆盖该栅极；续而该栅极绝缘层上沉积ー半导体层，在该半导体层上形成一掺杂半导体层，并对该掺杂半导体层的表面进行等离子体氮化处理；而后同时蚀刻该半导体层以及该掺杂半导体层形成沟道层以及欧姆接触层；然后在基板上沉积ー第二金属层并蚀刻形成一源极以及ー漏极，该源极以及该漏极位于该欧姆接触层的两侧并与该欧姆接触层部分重叠，最后以该源极以及该漏极为掩膜蚀刻该欧姆接触层曝露出该源极以及该漏极之间的沟道层。在本专利技术的一实施例中，首先在一基板上沉积ー第一金属层并蚀刻形成ー栅极；然后该基板上沉积ー栅极绝缘层，该栅极绝缘层覆盖该栅极；续而该栅极绝缘层上沉积ー半导体层，在该半导体层上形成一掺杂半导体层，并对该掺杂半导体层的表面进行等离子体氮化处理；然后在基板上沉积ー第二金属层；而后涂布光致抗蚀刻剂层，并图案化该光致抗蚀刻剂层；利用该图案化该光致抗蚀刻剂层以及图案化后的第二金属层为掩膜最終形成薄膜晶体管结构。在本专利技术的一实施例中，制造该薄膜晶体管之后，再依序形成一保护层和一像素电极，以构成薄膜晶体管阵列基板。附图说明图1A-1E是现有技术薄膜晶体管的制作方法的流程剖视图。图2是本专利技术第一实施例薄膜晶体管的制作方法的流程图。图3A-3I是本专利技术第一实施例薄膜晶体管基板的制作方法的流程剖视图。图4A-4J是本专利技术第二实施例薄膜晶体管基板的制作方法的流程剖视图。主要元件符号说明 500、700 :某板510,710 :栅极520、720 :栅极绝缘层530,730 :沟道层540、740 :欧姆接触层550,750 :源极560、760 :漏极570,770 :保护层571、771 :接触孔580、780 :透明电极层630、730 :半导体层640、740 :掺杂半导体层650、750 :第二金属层SlO S60 :步骤具体实施方式为让本专利技术更明显易懂，下文特举较佳实施例详细介绍。本专利技术之较佳实施例均配以对应的图示标号。另外，说明书中如“第一”和“第二”等用语是来区分不同的元件或制程，而非用以限制其顺序。下面结合附图和实施例对本专利技术进行详细说明。请参照图2，图2是本专利技术第一实施例薄膜晶体管基板的制作方法的流程图。首先，进行步骤S10，在基板上形成沉积一第一金属层并蚀刻形成栅极。具体为，先提供一基板，并在该基板上沉积第一金属层，之后再利用第一道掩膜配合光刻蚀刻工艺以图案化该第一金属层令其形成为栅极；接着再进行步骤S20，其在该栅极和该基板上沉积一栅极绝缘层，而后进行步骤S30，在该绝缘层上依序沉积一半导体层以及一掺杂半导体层，再对该掺杂半导体层进行等离子体氮化处理，该等离子等氮化处理的气体可以为氨气、氮气或者氧化氮，以在掺杂半导体层表面形成硅原子与氮原子的硅-氮(以下简称Si-N)弱键结，然后进行步骤S40，利用第二道掩膜配合光刻蚀刻工艺以同时图案化该掺杂半导体层和该半导体层令其分别形成为欧姆接触层以及沟道层，为了区别定义，这里定义掺杂半导体层蚀刻后为欧姆接触层，而半导体层蚀刻后为沟道层，该欧姆接触层与该沟道层重叠，并位于该栅极上方；接着进行步骤S50，于该基板和该欧姆接触层上方上沉积第二金属层之后，再利用第三道掩膜配合光刻蚀刻工艺以图案化该第二金属层形成互相分离的源极以及漏极，并曝露出栅极上方的部分欧姆接触层；最后进行步骤S60，以该源极和该漏极为掩膜配合光刻蚀刻工艺以图案化该欧姆接触层，以曝露出位于该本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管包含 一栅极，配置于一基板上； 一栅极绝缘层，配置于该基板上，并覆盖该栅极； 一沟道层，设置于该栅极绝缘层上； 一欧姆接触层，设置于该沟道层上，且该欧姆接触层的表面具有Si-N弱键结； 一源极及一漏极，分别设置于该欧姆接触层的两侧并与该欧姆接触层部分重叠。2.如权利要求I所述的薄膜晶体管，其中该Si-N弱键结是通过等离子氮化处理形成的。3.如权利要求2所述的薄膜晶体管，其中该等离子氮化处理的气体是氨气。4.如权利要求2所述的薄膜晶体管，其中该等离子氮化处理的气体是氮气。5.如权利要求2所述的薄膜晶体管，其中该等离子氮化处理的气体是氧化氮。6.如权利要求2所述的薄膜晶体管，其中该等离子体氮化处理的功率为800W至1500W。7.如权利要求2所述的薄膜晶体管，其中该等离子体氮化处理的气体流量为eOOOsccm至 15000sccm。8.如权利要求2所述的薄膜晶体管，其中该沟道层与该欧姆接触层是同时形成的。9.如权利要求8所述的薄膜晶体管，其中该源极以及该漏极之间的欧姆接触层被蚀刻并曝露出该沟道层。10.一种薄膜晶体管的制造方法包含 在一基板上先后形成一栅极及一栅极绝缘层； 接着再形成一半导体层和一掺杂半导体层，其中该掺杂半导体...

【专利技术属性】
技术研发人员：许民庆，张芳芳，李宏远，于艳玲，
申请(专利权)人：深超光电深圳有限公司，
类型：发明
国别省市：