本发明专利技术公开了一种集成电路基板的电磁干扰屏蔽结构，包括多个导电接点、一覆盖层与一溅镀层。多个导电接点形成在集成电路基板上的芯片区域的周边。覆盖层形成在导电接点上并覆盖上述芯片区域，其中覆盖层具有一沟槽以裸露导电接点。溅镀层形成在覆盖层上并连接至导电接点。电磁干扰屏蔽结构可降低芯片区域内的电磁干扰。
【技术实现步骤摘要】
本专利技术涉及一种电磁干扰屏蔽结构，特别是涉及一种适用于芯片基板。
技术介绍
现今的电子产品讲求轻薄短小，使得电路组件与线路的分布密度过高，很多的组件挤在很小的空间中，这增加了干扰的机会，其中又以电磁干扰(ElectromagneticInterference,EMI)及噪声最令人困扰。电磁干扰发生的原因复杂，通常牵扯的因素繁多，所以长久以来，处理EMI —直是电子产品设计验证上的一个难题。 EMI的抑制对象主要分为福射性(Radiated)与传导性(Conducted)电磁干扰，辐射性EMI不须要经由任何传输介质，可以是直接经由开放空间传递，故一般仅能以遮蔽(Shielding)、接地(Grounding)等方式来解决。在电路的周围设置导电的隔离层可以利用金属屏蔽效应隔离电磁干扰，但设置屏蔽层会使得电子产品的体积增加，无法使结构微小化。而且，若要针对个别的模块，例如射频模块，设置屏蔽层也会有结构复杂与设计成本提高的问题。而传导性的EMI是经由电源导线来传递噪声的，所以连接在同一个电源系统的电路或电子装置所产生的EMI会经由电源线传递而彼此相互干扰。
技术实现思路
本专利技术要解决的技术问题是为了克服现有技术中的电磁干扰屏蔽结构会使得电子产品的体积增加、无法使结构微小化的缺陷，提供一种集成电路基板的电磁干扰屏蔽结构，利用溅镀的方式直接在集成电路基板上形成区块隔间，可以达到微小化与降低成本的效果。本专利技术是通过下述技术方案来解决上述技术问题的一种集成电路基板的电磁干扰屏蔽结构，该集成电路基板具有一芯片区域，其特点在于，该电磁干扰屏蔽结构包括多个导电接点，形成在该芯片区域的周边；一覆盖层，形成在该些导电接点上并覆盖该芯片区域，其中该覆盖层具有一沟槽以裸露该些导电接点；以及一溅镀层，形成在该覆盖层上并连接至该些导电接点。较佳地，该些导电接点为形成在该集成电路基板上的金属垫。较佳地，各该导电接点包括一金属垫，形成在该集成电路基板上；以及一锡球，放置在该金属垫上。较佳地，各该导电接点包括一金属垫，形成在该集成电路基板上；以及一银胶，涂布在该金属垫上。较佳地，该覆盖层的材质为热固性环氧树脂。较佳地，该电磁干扰屏蔽结构还包括一侧边金属垫，形成在该集成电路基板的侧边，其中该溅镀层延伸至该集成电路基板的侧边并连接至该侧边金属垫。较佳地，该溅镀层以金属溅镀或喷涂导电漆的方式形成，其中该导电漆包括银漆或铜漆。本专利技术的目的还在于提供一种在集成电路基板上形成电磁干扰屏蔽结构的制造方法，其特点在于，该制造方法包括在该集成电路基板的一芯片区域的周边形成一个以上的导电接点；在该芯片区域与该些导电接点上形成一覆盖层；在该覆盖层形成一沟槽以裸露该些导电接点；以及在该覆盖层上形成一溅镀层以连接至该些导电接点并覆盖该芯片区域。较佳地，形成该 些导电接点的步骤包括在该集成电路基板上形成复数个金属垫。较佳地，形成该些导电接点的步骤还包括在各该金属垫上放置一锡球。较佳地，形成该些导电接点的步骤还包括在各该金属垫上涂布银胶。较佳地，形成该沟槽以裸露该些导电接点的步骤还包括以雷射切割的方式形成该沟槽。较佳地，形成该沟槽以裸露该些导电接点的步骤还包括以机械切割的方式形成该沟槽。较佳地，该制造方法还包括在该印刷电路板的侧边形成一侧边金属垫，其中该溅镀层延伸至该印刷电路板的侧边并连接至该侧边金属垫。较佳地，该溅镀层以金属溅镀或喷涂导电漆的方式形成，其中该导电漆包括银漆或铜漆。本专利技术的积极进步效果在于本专利技术所提出的电磁干扰屏蔽结构，利用溅镀制程来形成屏蔽结构以抑制内部电路的电磁干扰。本专利技术的电磁干扰屏蔽结构具有结构微小化与降低成本的功效。附图说明图I为本专利技术第一实施例的电磁干扰屏蔽结构的俯视示意图。图2为本专利技术第一实施例的电磁干扰屏蔽结构123的示意图。图3为本专利技术第一实施例形成电磁干扰屏蔽结构的方法示意图。图4为本专利技术第二实施例形成电磁干扰屏蔽结构的方法示意图。图5为本专利技术第三实施例形成电磁干扰屏蔽结构的方法示意图。图6为本专利技术第四实施例形成电磁干扰屏蔽结构的方法示意图。图7为本专利技术第五实施例的电磁干扰屏蔽结构的示意图。图8为本专利技术第六实施例的电磁干扰屏蔽结构的示意图。图9为本专利技术第七实施例的在集成电路基板上形成电磁干扰屏蔽结构的制造方法流程图。附图标记说明110:印刷电路板120 :集成电路基板122、125:芯片区域123:电磁干扰屏蔽结构201 :射频芯片202 :被动组件203 :主动组件204 :被动组件210:导电接点221、330、830 :覆盖层230、350、550、650、850 :溅镀层311,801 :金属垫312,313 :侧边金属垫320 :焊锡凸块·340、510 :沟槽420、610 :银胶710、720 :芯片722,725 :芯片区域802 :锡球810、820:导电接点860 :分隔槽S910 S940 :步骤具体实施例方式在下文中，将藉由附图说明本专利技术的实施例来详细描述本专利技术，而附图中的相同附图标记可用以表示类似的组件。第一实施例请参照图1，图I为本专利技术第一实施例的电磁干扰屏蔽结构的俯视示意图。集成电路基板(ic Substrate) 120设置在印刷电路板110上，并且具有不同的芯片区域122、125。两个芯片区域122与125之间使用电磁干扰屏蔽结构123作为隔间以降低相互间的电磁干扰。集成电路基板120又称为IC载板，其内部具有线路，可以连接芯片与印刷电路板110。电磁干扰屏蔽结构123利用金属溅镀与隔间形成一个屏蔽结构以防止芯片区域122内的芯片受到电磁干扰，或芯片区域122与125互相干扰。芯片区域122可以用来设置射频芯片，例如射频收发模块(Radio Transceiver Module),但本实施例并不限制。请同时参考图2，其为本专利技术第一实施例的电磁干扰屏蔽结构123的示意图。芯片区域122内可以设置射频芯片201与被动组件202，例如0402规格的组件。芯片区域125内可以设置主动组件203 (例如微处理器)与其它被动组件204，例如0201规格的组件。值得注意的是，本实施例不限制芯片区域122、125内所设置的组件。以芯片区域122为例，其电磁干扰屏蔽结构123主要由一个或多个导电接点210、覆盖层221与溅镀层230所构成的导电隔间所形成。导电接点210形成在芯片区域122的周边以间隔芯片区域122与芯片区域125。导电接点210可以只设置在芯片区域122与芯片区域125的相邻侧边或是围绕整个芯片区域122，本实施例并不限制。导电接点210主要用来连接上方的溅镀层230与集成电路基板120以形成包围芯片区域122的电磁干扰屏蔽结构。若芯片区域125也需要设置电磁干扰屏蔽结构，则两个芯片区域122与125可以共享位于相邻边的导电接点210，如图2所示。覆盖层221即是以模封材料(例如热固性环氧树脂)对芯片区域125进行封胶制程所产生的绝缘层，其覆盖在整个芯片区域122与125之上。溅镀层230是以溅镀方式形成在覆盖层221上的金属层，其与导电接点210相连接并延伸至集成电路基板120的侧边，与其侧边金属垫(未示)相连接。电磁干扰屏蔽结构123会将整个芯片区域122与芯片区域125包围起来以降低本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种集成电路基板的电磁干扰屏蔽结构，该集成电路基板具有一芯片区域，其特征在于，该电磁干扰屏蔽结构包括 多个导电接点，形成在该芯片区域的周边； 一覆盖层，形成在该些导电接点上并覆盖该芯片区域，其中该覆盖层具有一沟槽以裸露该些导电接点；以及 一溅镀层，形成在该覆盖层上并连接至该些导电接点。2.如权利要求I所述的电磁干扰屏蔽结构，其特征在于，该些导电接点为形成在该集成电路基板上的金属垫。3.如权利要求I所述的电磁干扰屏蔽结构，其特征在于，各该导电接点包括 一金属垫，形成在该集成电路基板上；以及 一锡球，放置在该金属垫上。4.如权利要求I所述的电磁干扰屏蔽结构，其特征在于，各该导电接点包括 一金属垫，形成在该集成电路基板上；以及 一银胶，涂布在该金属垫上。5.如权利要求I所述的电磁干扰屏蔽结构，其特征在于，该覆盖层的材质为热固性环氧树脂。6.如权利要求I所述的电磁干扰屏蔽结构，其特征在于，该电磁干扰屏蔽结构还包括 一侧边金属垫，形成在该集成电路基板的侧边，其中该溅镀层延伸至该集成电路基板的侧边并连接至该侧边金属垫。7.如权利要求I所述的电磁干扰屏蔽结构，其特征在于，该溅镀层以金属溅镀或喷涂导电漆的方式形成，其中该导电漆包括银漆或铜漆。8.—种在集成电路基板上形成电磁干扰...
【专利技术属性】
技术研发人员：吴明哲，
申请(专利权)人：环旭电子股份有限公司，环鸿科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。