本发明专利技术提供了一种透明非晶态氧化物半导体溅镀靶材，至少包括：一第一透明非晶态氧化物半导体；一第二透明非晶态氧化物半导体，与所述第一透明非晶态氧化物半导体相对设置，且所述第一透明非晶态氧化物半导体和所述第二透明非晶态氧化物半导体之间具有一靶材间隙；以及一阻挡部，设置于所述靶材间隙中，并且所述阻挡部采用特定的导电材料或绝缘材料制成。采用本发明专利技术，于相邻的两个透明非晶态氧化物半导体之间的靶材间隙内设置一阻挡部，该阻挡部可采用特定的导电材料或绝缘材料制成，从而可降低位于该透明非晶态氧化物半导体下方的背板被溅镀的几率。
【技术实现步骤摘要】
本专利技术涉及物理气相沉积(Physical Vapor Deposition, PVD)镀膜
,尤其涉及ー种基于该镀膜技术的透明非晶态氧化物半导体(Transparent Amorphous OxideSemiconductor, TAOS)灘锻革巴材。
技术介绍
当前，在PVD镀膜技术中，主要可 分为真空蒸镀法(Vacuum evaporation)以及溅镀法(Sputtering)两种方式。相比于真空蒸镀法，由于溅镀法可进行大面积尺寸的镀膜，因而诸如薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,TFT-IXD)的结构中，设置在玻璃基板的铟锡氧化物(Indium Tin Oxide, I TO)导电薄膜通常利用溅镀法形成于玻璃基板的表面。具体而言,派镀法的基本原理是在于,先将派镀祀材(Sputtering Target)及基板设置在真空环境中，并且将靶材设于具有高电压的阴极侧，基板设于具有高电压的阳极侧，接着利用阴极与阳极间的辉光放电所形成的电浆，使靶材与基板之间所通入的溅镀气体产生出正离子，正离子受到阴极吸引而轰击靶材，使靶材的原子或分子被轰击出并沉积至基板表面，以达到使基板沉积出薄膜的目的。另ー方面，在现有技术的溅镀靶材制程中，由于制造大尺寸的透明非晶态氧化物半导体溅镀靶较为困难，因而通常需要将ー定数量的小尺寸的透明非晶态氧化物半导体进行拼接。如此ー来，在相邻的透明非晶态氧化物半导体间会形成靶材间隙，诸如约0. 3mm，该靶材间隙不仅会影响沉积薄膜的均匀度，而且还会大大增加基板材料被溅镀的几率，进而影响溅镀精度和产品性能。有鉴于此，如何改进该透明非晶态氧化物半导体溅镀靶材的结构，以有效地解决或消除现有的上述缺陷，是业内相关技术人员亟待解决的ー项课题。
技术实现思路
针对现有技术中的透明非晶态氧化物半导体溅镀靶材在制造时所存在的上述缺陷，本专利技术提供了一种新颖的透明非晶态氧化物半导体溅镀靶材，以降低背板材料被溅镀的几率，提高溅镀精度和产品性能。依据本专利技术的ー个方面，提供了ー种透明非晶态氧化物半导体(TransparentAmorphous Oxide Semiconductor, TAOS)灘锻祀材，至少包括一第一 TAOS ；一第二 TA0S，与所述第一 TAOS相对设置，且所述第一 TAOS和所述第二 TAOS之间具有一靶材间隙；以及ー阻挡部，设置于所述靶材间隙中，并且所述阻挡部采用特定的导电材料或绝缘材料制成。在一实施例中，该阻挡部采用金属铟制成。在一实施例中，所述第一 TAOS与所述第二 TAOS的靶材拼接处，采用靶材组分中的至少ー种金属进行填充。在一实施例中，该阻挡部采用铁氟龙或耐高温塑胶制成。在一实施例中，该阻挡部为棱柱状。优选地，棱柱的横截面为长方形、三角形、正多边形或圆形。优选地，透明非晶态氧化物半导体溅镀靶材为IGZO、ITZO、IZO、ZnO或IG0。优选地,该阻挡部的厚度为2 3mm。优选地,该第一 TAOS与该第二 TAOS设置于一背板的上方。更优选地,该背板的材质为铜或钛。 采用本专利技术的透明非晶态氧化物半导体溅镀靶材，于相邻的两个透明非晶态氧化物半导体之间的靶材间隙内设置ー阻挡部，该阻挡部可采用特定的导电材料或绝缘材料制成，从而提高溅镀精度和产品性能。此外，当阻挡部采用金属铟构成时，藉由诸如铜基板或钛基板的溅镀率远大于铟的溅镀率，从而可显著降低位于该透明非晶态氧化物半导体下方的背板被溅镀的几率。附图说明读者在參照附图阅读了本专利技术的具体实施方式以后，将会更清楚地了解本专利技术的各个方面。其中，图I示出现有技术中的透明非晶态氧化物半导体溅镀靶材的结构示意图；图2A示出依据本专利技术的透明非晶态氧化物半导体溅镀靶材的第一具体实施例；图2B示出依据本专利技术的透明非晶态氧化物半导体溅镀靶材的第二具体实施例；图2C示出依据本专利技术的透明非晶态氧化物半导体溅镀靶材的第三具体实施例；以及图2D示出依据本专利技术的透明非晶态氧化物半导体溅镀靶材的第四具体实施例。具体实施例方式为了使本申请所掲示的
技术实现思路
更加详尽与完备，可參照附图以及本专利技术的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本专利技术所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。下面參照附图，对本专利技术各个方面的具体实施方式作进ー步的详细描述。由前述可知，现有的溅镀靶材制程中，因制造大尺寸的透明非晶态氧化物半导体溅镀靶较为困难，通常需要将ー定数量的小尺寸的透明非晶态氧化物半导体进行拼接。图I示出现有技术中的透明非晶态氧化物半导体溅镀靶材的结构示意图。參照图1，该溅镀靶材包括设置在玻璃基板与背板10之间的透明非静态氧化物半导体(Transparent AmorphousOxide Semiconductor，TAOS) 201 和 203，其中，TAOS 201 与 TAOS 203 之间具有一靶材间隙40。TAOS 201藉由粘合层301连接至背板10，以及TAOS 203藉由粘合层303连接至背板10。粘合层301和303可采用金属铟材料形成。由此可知，相邻的透明非晶态氧化物半导体201和203间所形成的靶材间隙40，若不对该靶材间隙40进行适当处理，将会影响沉积薄膜的均匀度，而且会增加背板10被溅镀的几率。为了解决图I所存在的缺陷或不足，本专利技术提供了一种新颖的透明非晶态氧化物半导体溅镀靶材结构。下文中，通过图2A至图2D的多个具体实施例进行详细说明。图2A示出依据本专利技术的透明非晶态氧化物半导体溅镀靶材的第一具体实施例。參照图2A，该透明非晶态氧化物半导体溅镀靶材至少包括一第一 TAOS 201和一第二 TAOS203，其中，第二 TAOS 203与第一 TAOS 201相对设置，且第一 TAOS 201和第二 TAOS 203之间具有一靶材间隙(未示出)。此外，在图2A中，标记A表示靶材间隙处的粘合材料的厚度，标记B表示TAOS 201和TAOS 203的层厚度。需要特别指出的是，本专利技术的溅镀靶材还包括一阻挡部SP(Stopper)，设置于第一TAOS 201和第二 TAOS 203所形成的靶材间隙中，并且该阻挡部SP采用特定的导电材料或绝缘材料制成。此外，该阻挡部SP的厚度应不小于O. 2mm。较佳地，该阻挡部SP的厚度为 2 3mm0在一实施例中，该阻挡部SP采用特定的导电材料制成。诸如，金属铟。在另ー实施例中，该阻挡部SP采用特定的绝缘材料制成。诸如，铁氟龙或耐高温塑胶制成。在一实施例中，于第一 TAOS 201与第二 TAOS 203的靶材拼接处，采用靶材组分中的至少ー种金属进行填充。举例来说，当TAOS采用IGZO(铟镓锌氧化物)时，采用In、Ga、Zn或者它们的组合来填充靶材拼接处。当TAOS采用ITZO (铟锡锌氧化物)时，采用In、Sn、Zn或者它们的组合来填充靶材拼接处。此外，当采用金属铟作为阻挡部SP时，可藉由铟的溅镀率远小于铜的溅镀率，来防止诸如铜材料的背板10被溅镀。类似地，采用铁氟龙或耐高温塑胶作为阻挡部SP时，仍然能够防止诸如铜材料本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种透明非晶态氧化物半导体(Transparent Amorphous Oxide Semiconductor,TAOS)溅镀靶材，其特征在于，所述透明非晶态氧化物半导体溅镀靶材至少包括 一第一 TAOS ； 一第二 TA0S，与所述第一 TAOS相对设置，且所述第一 TAOS和所述第二 TAOS之间具有一靶材间隙；以及 一阻挡部，设置于所述靶材间隙中，并且所述阻挡部采用特定的导电材料或绝缘材料制成。2.根据权利要求I所述的透明非晶态氧化物半导体溅镀靶材，其特征在于，所述阻挡部采用金属铟制成。3.根据权利要求I所述的透明非晶态氧化物半导体溅镀靶材，其特征在于，在所述第一 TAOS与所述第二 TAOS的靶材拼接处，采用靶材组分中的至少一种金属进行填充。4.根据权利要求I所述的透明非晶态氧化物半导体溅镀靶...
【专利技术属性】
技术研发人员：石宗祥，陈泓旭，方绍为，李仁佑，吕学兴，陈佳榆，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。