本发明专利技术提供一种分割溅镀靶，其为在接合多个氧化物半导体靶构件而得的分割溅镀靶中，可有效地防止因被溅镀而造成支承板构成材料混入于要形成的氧化物半导体的薄膜中。本发明专利技术为通过低熔点焊料将多个包括氧化物半导体的靶构件接合于支承板上而形成的分割溅镀靶，其中，于所接合的靶构件间所形成的间隙存在有覆盖挫曲板表面的低熔点焊料。此外，低熔点焊料的间隙内的厚度优选为靶构件间所形成的间隙深度的10％至70％。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及接合多个靶构件所得的分割溅镀靶，特别涉及靶构件为由氧化物半导体所构成时所适合的分割溅镀靶。
技术介绍
近年来，于信息设备、AV设备、家电制品等各电子零件的制造时常使用溅镀法，例如液晶显示装置等显示装置中，薄膜晶体管(简称TFT)等半导体组件为通过溅镀法所形成。这是由于以溅镀法作为以大面积且高精度形成构成透明电极层等的薄膜的制法时是极为有效地。另外，最近半导体组件中， 为以IGZO(In-Ga-Zn-O)为代表的氧化物半导体取代非晶娃(amorphous silicon)受到瞩目。而有涉及此氧化物半导体,为计画利用派镀法而成膜氧化物半导体薄膜。但是，溅镀所使用的氧化物半导体的溅镀靶的素材为陶瓷，故难以由一个靶构件来构成大面积靶。因此，准备多个具有一定程度大小的氧化物半导体靶构件，且接合于具有所希望面积的支承板(backing plate)上,从而制造大面积的氧化物半导体派镀靶。此溅镀靶的支承板通常使用Cu制的支承板，此支承板与靶构件的接合使用热传导良好的低熔点焊料，例如In系金属。例如，于制造大面积板状的半导体氧化物溅镀靶时，准备大面积的Cu制支承板并将该支承板表面区划为多个区块，并准备多个具有与该区块相符合的面积的氧化物半导体靶构件。接着在支承板上配置多个靶构件，通过In及Sn系金属的低熔点焊料，而将全部靶构件接合于支承板。接合时考虑到Cu与氧化物半导体的热膨胀的差，而调整配置成使邻接的靶构件彼此的间于室温时可产生O. Imm至I. Omm的间隙。使用接合此等多个氧化物半导体靶构件而得的分割溅镀靶，并通过溅镀而将薄膜成膜且形成半导体组件时，需担心以下问体溅镀处理中，属于支承板构成材料的Cu也从靶构件间的间隙被溅镀，而混入要形成的氧化物半导体的薄膜中。薄膜中的Cu混入量为数PPm程度，但对于氧化物半导体会造成极大影响，例如TFT组件特性中的场效应移动性(field-effect mobility),与其它部分半导体组件相比,在相当于祀构件间的间隙的位置所形成的半导体组件(混入Cu的薄膜)的场效应移动性有变低的倾向，0N/0FF比也有降低的倾向。此等缺失被指出为造成近来迈向大面积化的一大阻碍的原因，现状为要求尽速提出技术改善。[专利文献I]日本特开2005-232580号公报
技术实现思路
(专利技术欲解决的课题)本专利技术为以所述情形为背景而研创者，其目的为提出如下述的分割溅镀靶一种大面积的氧化物半导体溅镀靶，接合多个氧化物半导体靶构件所得的分割溅镀靶，其可有效地防止因为被溅镀而使得支承板的构成材料混入要形成的氧化物半导体的薄膜中。(解决课题的手段)为了解决所述课题，本专利技术通过低熔点焊料将多个包括氧化物半导体的靶构件接合于支承板上而形成的分割溅镀靶，其特征在于，在接合的靶构件间所形成的间隙，存在有覆盖支承板表面的低熔点焊料者。本专利技术中，意图使接合支承板与靶构件时所使用的低熔点焊料存在于靶构件间所形成的间隙，从而可使该间隙不会露出支承板的表面，而可有效地防止支承板的构成材料被溅镀。本专利技术的存在于间隙的低熔点焊料优选为使接合时的低熔点焊料残存于间隙者。间隙的低熔点焊料，为可于间隙充填低熔点焊料，但若为将接合时的低熔点焊料残存于间隙者，则不需对以往分割溅镀靶制造步骤做大幅的变更即可适用，故可谓特别有效者。此夕卜，若考虑不易被溅镀的情形，则存在于间隙的低熔点焊料为以氧化物的状态优于金属状态，且存在于间隙的低熔点焊料的最表面成为氧化物的情形也可。本专利技术中，分割溅镀靶构件为以板状、圆筒状者为对象。板状靶构件的对象为于板 状支承板上平面配置且接合多个具有方形面的板状靶构件者。此外，圆筒状靶构件的对象为于圆筒状支承板中穿透多个圆筒状靶构件(中空圆柱)，并将其以多段状配置且接合于圆筒状支承板的圆柱轴方向者；或是将中空圆柱朝其圆柱轴方向横切而成的弯曲状靶构件排列多个于圆筒状支承板外侧面的圆周方向且予以接合者。此等板状或圆筒状分割溅镀靶为常用于大面积的溅镀靶装置。此外，本专利技术为以板状、圆筒状的形状为对象，但适用于其它形状的分割溅镀靶也无妨，也无限制靶构件的形状。本专利技术的低熔点焊料为可使用In、Sn、或含有In、Sn的合金。再者，此低熔点焊料所含Cu的杂质浓度优选为I质量％以下。其原因为例如使用含有I. 5质量％的杂质Cu的In焊料时，若此In焊料被溅镀而混入成膜的薄膜中，此时因一同混入的Cu会对于膜特性造成不良影响。本专利技术中的低熔点焊料的间隙内的厚度优选为靶构件间所形成的间隙深度的10至70%。若未达间隙深度的10%，则抑制支承板构成材料溅镀的效果有降低的倾向，若超过70%，则溅镀时低熔点焊料被溅镀而混入成膜的薄膜中的量会变多，而对膜特性造成不良影响。此间隙深度为依据靶构件端部的厚度或是所制造的溅镀靶整体周边部的端部的厚度而决定者，且间隙深度为指使用于溅镀前的制造分割溅镀靶的初期间隙深度。本专利技术的氧化物半导体优选为包括含有In、Zn、Ga的任一种以上的氧化物者。具体来说可列举IGZO (In-Ga-Zn-O)、GZO (Ga-Zn-O)、IZO(In-Zn-O)、ZnO0此外，本专利技术的氧化物半导体优选为包括含有Sn、Ti、Ba、Ca、Zn、Mg、Ge、Y、La、Al、Si>Ga的任一种以上的氧化物者。具体来说，可列举Sn-Ba-O、Sn-Zn-O、Sn-Ti-O、Sn-Ca-O、Sn-Mg-0, Zn-Mg-0, Zn-Ge-0, Zn-Ga-0, Zn-Sn-Ge-O,或是将此等氧化物的 Ge 变更为 Mg、Y、La、Al、Si、Ga的氧化物。接着，本专利技术的氧化物半导体优选为包括含有Cu、Al、Ga、In的任一种以上的氧化物者。具体来说可列举Cu20、CuA102、CuGa02、CuIn02。本专利技术的分割溅镀靶可由以下方式制造通过低熔点焊料将多个靶构件接合于支承板上，并通过去除位于接合的靶构件间所形成的间隙的低熔点焊料，而成为预定量的间隙深度。本专利技术制造方法不需对以往分割溅镀靶制造步骤做大幅的变更即可适用，故可非常有效率地实施。通常通过低熔点焊料将靶构件接合于支承板上时，在相当于靶构件间所形成的间隙的位置介置耐热性材料的间隔件(spacer)，以防止低熔点焊料侵入间隙部分，但本专利技术中未介置此等间隔物，而以低熔点焊料进行接合，通过去除侵入间隙间的低熔点焊料，使其成为预定量的间隙深度，而可制造本专利技术的分割溅镀靶。此低熔点焊料的去除优选为于低熔点焊料凝固完成的前进行。(专利技术的效果)根据本专利技术，于接合多个氧化物半导体靶构件所得的分割溅镀靶中，可有效地防止因被溅镀而造成支承板构成材料混入于要形成的氧化物半导体的薄膜中的情形。附图说明图I为分割溅镀靶的概略立体图。 图2为本实施型态的概略截面图。主要组件符号说明10支承板20靶构件30 间隙50低熔点焊料。具体实施例方式以下参照图式同时说明本专利技术的实施型态。本实施型态的板状溅镀靶如图I所示，为将多个靶构件20配置并接合于Cu制支承板10者。在此等祀构件彼此的间形成有O. Imm至I. Omm的间隙30。使用In及Sn的低熔点焊料，如图I所示配置并接合六个靶构件。此接合为通过如下方式进行将支承板与靶构件同时加热至预定温度，于支承板表面涂布经熔融的低熔点焊料(In及Sn本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.11.08 JP 2010-2497811.ー种分割溅镀靶，是通过低熔点焊料将多个包括氧化物半导体的靶构件接合干支承板上而形成的分割溅镀靶，其特征在于，于所接合的靶构件间所形成的间隙，存在有覆盖支承板表面的低熔点焊料。2.根据权利要求I所述的分割溅镀靶，其特征在于，低熔点焊料为使接合时的低熔点焊料残存于间隙者。3.根据权利要求I或2所述的分割溅镀靶，其特征在于，低熔点焊料的间隙内的厚度为靶构件间所形成的间隙深度的10%至70%。4.根据权利要求I至3的任一项所述的分割溅镀靶，其特征在于，氧化物半导体包括含有In、Z...
【专利技术属性】
技术研发人员：久保田高史，
申请(专利权)人：三井金属矿业株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。